Cyclone III FPGA硬件电路 电源设计特别考虑地方

eeleader

Cyclone III FPGA硬件电路 电源设计特别考虑地方 [复制链接]

 Cyclone III 需要提供如下电源:

     Vccint: 内核电源;

     Vccio : Bank1 ~  Bank8 , 输入输出BUFFER 电源;

     VccA  : 模拟PLL 电源

     VccD  : 数字PLL 电源

 关于上面电源具体数字, 不同的器件需求不同!

特别关注Vref 这个电源, 这个电源主要为那些特别的IO标准提供能量,主要是提供电压偏置,而不是

提供大的输入输出电流的.这个电源可以用LDO或电阻网络分压得到.如果该电压标准在BANK中不用的话,

则Vref 管脚可以用来做为用户IO.

  在各种应用场合, 了解电源上电行为和时序,确保CYCLONE III 正确配置成功的关键!

下图是,FPGA 电源从0 到正常工作经历的几个阶段:

 我们特别要关注注解:Vcc ramp 必须被监测, 这是为什么?

下面这个表给出答案:

 

 

上表告诉我们以下信息:

  1. PRE-PWOER UP阶段,POR 所需要的时间由MSEL Pin 正确设置, 3~5 毫秒定义为 FAST POR (快速上电复位);

                                                           50~200毫秒定义为 STANDAR POR (正常上电复位);

  2. Vcc ramp    阶段,所有电源符合FIGURE 1这个上电过程.所有电源的上电过程与POR 设置要正确匹配,否则FPGA 配置可能不成功(现象局部电路工作不正常).Vcc ramp 过程50us~3毫秒,对应FAST POR (快速上电复位);Vcc ramp 过程3毫秒~50毫秒,对应STANDAR POR (正常上电复位);

 3.  POR  阶段,  如果Vcc ramp 最大时间不能满足上面要求,则要求使用外部元件使nCONFIG 为低,知道电源正常后,使nCONFIG为高,让FPGA重新配置.

     

 

 

maylove

嗯。来学习了。

eeleader

没人顶! 自己顶!

swfc_qinmm

没想到FPGA对“电源”要求这么高！

wstt

有用

鑫海宝贝

谁说没人顶个，偶来了哈哈哈，自己正研究画一块板子呢就是3系列的

eeleader

哈哈,让你拣了个便宜!

LoHasMan

好贴，要是能在详细点，涉及的方面多一些就更好了。cyclone iii的资料相对来说比较少，我正准备画PCB板，希望LZ能继续分享心得和资料。

eeleader

好的，让你继续获得便宜！

zhoujt

有用呀

tx_xy

原帖由 LoHasMan 于 2011-6-3 15:52 发表 好贴，要是能在详细点，涉及的方面多一些就更好了。cyclone iii的资料相对来说比较少，我正准备画PCB板，希望LZ能继续分享心得和资料。

在话cyclone3的板子时 遇到问题 尽管问我 从俺手上不知道出过多少板子咯 。。。

苍穹的眼泪

顶一下

ominous2012

请问下版主，在altium designer中 jtag 插座在那个库中啊！！！　感谢啊

kebon22

谢谢版主
学了一个新知识点