UWB技术SiGe BiCMOS制程电路设计探微

JasonYoo

UWB技术SiGe BiCMOS制程电路设计探微 [复制链接]

超宽频（Ultra Wide Band；UWB）是一种可实现短距离高速资料传输的技术，其应用主要有无线USB和音讯/视讯的传输。自从美国联邦通讯委员会（FCC）为UWB开放了从3.1到10.6GHz的工作频段以来，已经出现了多个旨在实现高速短距通讯系统的标准。在多频带OFDM联盟的一项建议中，将分配的频谱划分成QPSK-OFDM调制子频带，每个子频带为528MHz。 按照该建议，在强制工作模式下，元件在3.1GHz到4.8GHz的三个较低频带的载频间跳频，其发射功率应低于FCC规定的-41.25dBm/MHz的极限值。另外，这些低讯号位准要求採用低杂讯接收链路，而2.4GHz和5GHz频段的强烈频外干扰，以及与工作在频带内的其他系统共存的需要，要求该链路必须具有较高的线性和选择性。这样，整个系统才能实现高速率资料传输。本文将从两个方面对採用SiGe BiCMOS制程的UWB快速跳频频率合成器和射频接收信号链路进行简要的论述。

快速跳频频率合成器 用于UWB资料传输的合成器必须能够满足快速频率切换要求。上面提到的跳频方案是在相邻频谱上同时工作的微微网（piconet）之间进行的，该方案规定，在位于3432MHz、3960MHz和4488MHz频率处的三个较低频带的载频之间进行跳频，每隔312.5ns进行一次。而频率合成器必须在这些载频之间切换，转换时间最长不能超过9ns。在载频纯度方面的要求同样非常严格——位于5GHz范围内的所有发射离散杂讯必须控制在-50dBc以下，这样才能避免强烈频外干扰的下变频进入有用的信号频带，保证通讯的有效性和高效性。 因此，合成器必须具有快速频率切换的能力，同时还要满足既能简化电路设计，又不增加很多功耗的要求。而採用单PLL的方法需要使用一个实际上无法实现的高参考频率来满足稳定性的要求。如果每个频带（3432MHz、3960MHz和4488MHz）都使用一个 PLL，然后再透过选择进行切换的话，就需要三个PLL。这种方法不但成本较高，而且对电感耦合和三个PLL间的频谱洩漏十分敏感。理想的方法是在一个所谓的多频产生器内整合所需的所有LO频率。这种方法只需使用两个PLL，是一种既精简又可实现低功耗的解决方案。 多频产生器的原理如(图一)所示。PLL的I和Q是两个正交的相同输入的参考频率，可分别产生固定频率为3960MHz和528MHz的两个信号。3960MHz信号是2号频带的载频。利用一个单边带（SSB）混频器将该信号与-528MHz或+528MHz进行正交混频，可分别生成1号频带和3号频带。SSB混频器前面的频率选择开关用于选择相应符号的528MHz信号。 　 (图一)　多频产生器架构 图一的PLL8G包含一个工作在7.92GHz的振盪器，其输出信号馈送至静态二分频分频器，生成3960MHz的I信号和Q信号。PLL2G採用同样的方式从内部2.112 GHz信号生成正交的528MHz信号。两个PLL使用一个来自外部并在内部进行缓冲的公用44MHz参考信号。所需的频率是SSB混频器透过将3960MHz信号与-528MHz、DC或+528MHz信号进行正交混频产生的。–528MHz、0Hz和+528MHz之间的切换是由频率选择器根据外部提供的两个控制位Sel0和Sel1实现的。滤波器用于抑制PLL2G中的静态二分频电路产生的528MHz信号的三次谐波。如果这个频率为1584MHz的谐波与3960MHz信号混频，将在3960MHz+1584MHz=5544MHz处引起强烈脉冲，并在802.11a干扰信号存在时在下变频后使UWB信号频宽内产生频带内发射杂散；或者在3960MHz-1584MHz=2376MHz处引起强烈脉冲，在有802.11b/g干扰信号时产生发射杂散。 为了改善相位杂讯性能和降低功耗，两个振盪器均使用数位控制MOS电容器，以获得20％的调谐范围，实现VCO的低控制增益（量级为50MHz/V），降低两个PLL输出的乱真频率。VCO的有源部分利用源自技术实现，8GHz和2GHz VCO分别从2V稳定电源获得4.8mA和3.7mA的电流。 8GHz PLL的主分频比为整数比，等于N=7920/44=180。选择不同的系数，可以得到所需分频器子单元的分频比：。第一个二分频电路如(图二)所示。锁存器前面的输入时脉电晶体的发射极与资料对前面的时脉电晶体的发射极一样，可构成一个差分对。该技术解决I & Q信号品质与任何尾电流源不匹配的问题。2GHz PLL也採用了类似的方法，所需的分频比48可表示为。 　 (图二)　第一分频器级示意图 由于正交SSB混频器工作在复杂信号，因而为对信号进行频带转移而不致产生镜像信号提供了机会。528MHz频率符号的反转是透过反转一个528MHz信号的I & Q信号获得的，如(图三)中的-1增益块所示。如果要接收或发射二号频带，将3960MHz信号移频0Hz，并使用一个直流信号控制SSB级，在SSB混频器输出端即可不使用多路转换器。混频器採用吉伯特乘法器，如图三所示。 　 (图三)　SSB混频器架构 採用0.25?m SiGe BiCMOS制程的多频产生器是一种基于两个PLL和一个SSB混频器的快速跳频多频产生器，从一号频带（3432MHz）到三号频带（4488MHz）的跳频不到1ns。其晶片面积为1070×970?m2，功耗为73.4mW，完整整合的多频产生器在2.7V电源电压的功耗为27.2mA，输出测量缓冲器的功耗为11.8mA。其在5GHz和2.4GHz ISM频带内的乱真频率分别低于-50dBc和-45dBc。因此该产生器满足三频带OFDM UWB系统的要求，能够与802.11a和802.11b/g等其他系统同时工作。

UWB 射频接收信号链路 除了上述介绍的跳频方案外，要实现高速短距通讯系统还必须具备射频抗干扰接收链路。遗憾的是，在2.4GHz和5GHz频带存在着强烈频外干扰，而且还有其他系统需要工作在同一个频带内，因此要求接收信号链路必须具有较高的线性和选择性。 要发挥超宽频通讯的技术特性，必须保证元件能够在有邻近干扰源（如802.11a WLAN发射器）的情况下接收几十米外的发射器资料。也就是说，在相隔仅几百MHz的频率且存在+23dBm干扰信号的情况下，接收UWB信号的灵敏度须达到-70dBm。这对前端的杂讯和失真都是严峻的挑战。另外，为了限制后端类比/数位转换器（ADC）的动态范围，必须对干扰信号进行滤波，使之低于有用信号的水准。採用具有更高衰减、精确和陡峭滚降特性的宽频中频（IF）滤波器即可满足上述要求。 如(图四)所示，为了减弱强烈频外干扰信号，在UWB接收器链路的前端使用了一个片外滤波器。採用单端RF输入的片内低杂讯放大器（LNA）可在不使用宽频平衡-不平衡变换器的情况下减少不必要的损耗和成本。但是，这样做反而使满足线性要求的问题复杂化。LNA后的吉伯特混频器具有与有源平衡-不平衡变换器作用类似的功能。混频器产生的正交（I和Q）输出需经IF滤波器级进行滤波和放大。 　 (图四)　UWB接收器链路框 　 为了具有较高的线性，同时不使用任何附加的外部元件又使三个较低频带的输入阻抗为50Ω，可以採用如(图五)所示的具有组合回馈机制的LNA电路。它由一个共发共基放大器输入级（Q1和Q2）、电压缓冲器（Q3和Q4）和后端白色发射极跟随器组成。变压器的初级线圈、次级线圈分别与发射极和集电极连接，与R1和C1一起构成了电流回馈电路。 晶片测试结果表明，LNA的增益为11dB，有用频带（3.25至4.75GHz）内的杂讯指数约为3dB。该增益和杂讯性能可一直维持到约13GHz，能够适用于从3.1至10.6GHz的整个UWB频带范围。 (图五)　LNA电路图（不包括偏置元件） 　 UWB 接收器链路採用切比雪夫（Chebyshev）低通滤波器，它包括多个放大级和一个无源开关衰减器。由于採用了零中频结构，I和Q通道的额定频宽可降至250MHz。滤波器的额定增益为45dB，通带波动（pass band ripple）为2.8dB。放大级、衰减级和滤波级的分佈使IF链存在干扰信号、无用信号和高有用信号时均呈高度线性。低杂讯滤波器只接收来自所有位于LNA之前的前置滤波器的有限衰减，以抑制强烈的频外干扰信号。 还有一个挑战是来自于802.11a的5.15GHz干扰信号，它与三号子频带的4.488GHz载频仅差660MHz。为了提高通带和阻带的精度，可以调整滤波器电容器，以数位方式校正滤波器极点的位置及其品质系数。滤波器级的工作放大器为两级差分放大器，具有很高的单位增益频率，可使滤波器的失真更低。(图六)是IF滤波器的结构。 (图六)　IF滤波器结构 与多频产生器一样，接收链路也採用SiGe BiCMOS制程，截止频率（ft）可达70GHz。链路晶片的接收路径面积（不包括DC偏置补偿电路）仅为0.6mm2。完整的接收链路（不包括LO产生器）2.5V电压的功耗为47mA。封装后的元件整体杂讯指数为7.5dB，具有卓越的线性特性以及可精确控制的、陡峭的滤波器特性。

总结 採用SiGe BiCMOS制程的UWB快速跳频频率合成器和射频抗干扰接收链路具有卓越的特性，能够满足高效短距离的高资料速率传输的需要，实现与工作在2.4和5GHz频带的系统共处。（本文由飞利浦半导体提供；曾刊登于中国大陆Electronic Products China今日电子6月号；本文原载于零组件杂志）

[ip]