8798|4

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

关于余量slack的一点思考 [复制链接]

近日在思索关于建立/保持时间余量(也就是slack)的一点问题。书上或者官方文档都说,时序分析器会依据自身模型计算reg-reg路径的建立和保持时间余量,如果两者任中之一为负,则表示存在时序违规,将给应用带来潜藏的危机。那么是否意味着只要slack为正,就万事大吉?
      在一些项目中,我有时限于时间压力,直接使用优化将少量负的slack勉强调节到正数,但绝对值很小。虽然实验中并没有发生错误,但心里仍不踏实,担心这么小的余量会被外界环境的波动所抵消。想请教各位前辈,老鸟们,你们认为我的担心是多余的吗?或者说只要综合后的时序报告里slack全为正就够了?如果不是这样,那么slack至少应达到一个什么水平才可以认为保险呢?
此帖出自FPGA/CPLD论坛

最新回复

楼主 咋样把负数的slack弄成正的啊  详情 回复 发表于 2014-7-29 20:50
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

自己顶一下!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

42

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
一般来说综合后的时序报告里slack全为正就够了,因为这个时序的分析一般是以最恶劣的情况下做的统计:温度 时钟抖动 电压等等情况。
其次,slack的出现而导致错误是概率问题,必须有逻辑出现在这个路径上,而且所有情况都满足才能出现。一般测试中也很难发现。
所以多少的余量,跟自己手上的电路板有很大的关系。好的设计1G时钟也没有问题,差的话连I2C这样的低速也会出问题。
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

4
 

不错,经典, 谢谢walkerinsky分析!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

186

帖子

0

TA的资源

一粒金砂(中级)

5
 
楼主 咋样把负数的slack弄成正的啊
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条
有奖直播报名| TI 面向楼宇和工厂自动化行业的毫米波雷达解决方案
【内容简介】TI 60GHz IWRL6432和 IWRL1432毫米波雷达传感器如何帮助解决楼宇和工厂自动化应用中的感应难题
【直播时间】5月28日(周三)上午10:00
【直播礼品】小米双肩包、contigo水杯、胶囊伞、安克充电器

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网 8

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表