FPGA 硬件设计之电源设计

eeleader

FPGA 硬件设计之电源设计 [复制链接]

EP3C80 : BGA封装, 484 PIN  , 内核电压1.2V , PLL电源2.5V, IO 电源3.3V; EP3C80 为主CPU, EP3C80同时外挂ARM7 和DSP . EP3C80 分别以异步总线的方式与ARM7 和DSP连接.

  这样一个架构的主板,居然出现一个问题,ARM7 和DSP工作不正常, 时好时坏. 各种各样的异常现象出现. 以前用EP2C35的时候, ARM7和DSP没有出现问题,不知啥原因,现在换FPGA后,出现了这个问题?

  经过各种测试发现, 出现这个问题原来是FPGA局部工作不正常, 导致FPGA和ARM7,DSP工作的通信端口工作不正常.

  怎样解决这个问题?
  FPGA 上电完成后, ARM7,DSP 都上电完成后,所有程序都初始完成,使用FPGA 硬件配置管脚复位, FPGA重新从配置芯片导程序到FPGA内部,FPGA主程序重新对DSP,ARM7硬件复位管脚复位.

  结果: 问题解决!

 

  总结: CYCLONE III  FPGA芯片对 电源上电顺序有严格要求,否则FPGA程序工作不正常!