Lattice TransFR技术

eeleader

Lattice TransFR技术 [复制链接]

概述

在广泛的应用中，由于现场逻辑更新的前所未有的灵活性，它为设计者提供了修正错误、应对不断变化的标准，升级设备和添加其他服务的特性，现场逻辑更新的重要性不断增加。同时在越来越多的应用中，要求系统能够在99.999 ％的时间内运行。莱迪思的TransparentFieldReconfiguration TransFR/TFR解决方案能够独特地在现场对逻辑进行更新，而不必中断系统的运行。

无缝现场更新的要求

要求	TransFR (TFR)技术
嵌入式编程
最少的停机时间
控制I/O状态
控制器件状态

为了无缝地进行系统更新，必须满足4个要求。首先必须有可能由嵌入式微处理器在系统更新逻辑。第二，整个配置时间必须相对较短。第三，在更新过程中必须控制器件的I / O。最后，配置后且I / O控制权还给用户之前，器件状态必须重新初始化。

LatticeXP/XP2 FPGA和MachXO可编程逻辑器件拥有双SRAM和闪存配置结构，能够独特地满足无缝现场升级逻辑的需要。双配置能够使FPGA无法处理输入的时间小于２毫秒，低于竞争对手解决方案所要的时间。此外，边界扫描独特的特点和可编程电路允许FPGA或可编程逻辑器件恢复正常运作之前，将器件初始化为一个合适的状态。下一节更详细地讨论了TFR过程。.

对于SRAM FPGA的设计者，LatticeECP2 / M系列提供了TransFR技术子集，称为TransFR I / O。LatticeECP2 /M器件提供相同的TransFR功能，例外的是SRAM FPGA的典型重构时间为10至100毫秒。

TFR更新的四个步骤

LatticeXP/XP2或MachXO器件的现场逻辑更新使用TFR更新过程,有四个步骤，用莱迪思的ispVM编程工具的两个命令可以迅速地执行更新过程。关于这四个步骤的概述如下：

第１步　对FLASH后台编程	第２步　锁定I/O

第３步　重构SRAM	第４步　设置逻辑到正确的状态，使I/O为用户控制