弱下拉与强下拉，弱上拉和强上拉

drjloveyou

弱下拉与强下拉，弱上拉和强上拉 [复制链接]

Altera与Xilinx内部提供的上下拉一般是弱的，也就是电阻都比较大，这样电流比较小，充电比较慢，导致上下拉的速度比较缓慢。这样做的好处，一是提供了上下拉供开漏电路使用，另一方面因为比较弱，可以由FPGA外面的电路来提供强下拉将其override掉。如果内部比较强，则不方便将其减弱。

下面是一个人做的实验：

今天做的实验就是发现一个开漏设计的上拉特别慢，慢得功能都出错了。所以查看了数据手册，发现FPGA内部都是弱拉的，所以在外部加了一个小电阻，再查看结果就很理想了。

我再做xing的控制时，高压开信号的也会出现一段极短的由高到低的跳变就是因为这里的弱上拉！

eeleader

不错, 楼主把"强"和"弱" 讲的很清楚!

eeleader-mcu

学习LZ的精辟论述!

shu081

楼主把"强"和"弱" 讲的很清楚!

cdy200824 · 发表于2011-12-17 14:24

谢谢了！

jjkwz · 发表于2011-12-18 14:43

Altera与Xilinx内部提供的上下拉一般是弱的，也就是电阻都比较大，这样电流比较小，充电比较慢，导致上下拉的速度比较缓慢。这样做的好处，一是提供了上下拉供开漏电路使用，另一方面因为比较弱，可以由FPGA外面的电路来提供强下拉将其override掉。如果内部比较强，则不方便将其减弱。

simonliyu

非常感谢哈！

linpk123

有用，谢了。

霹雳之火

讲得不错，谢谢分享，一直对强弱上拉强弱理解不到位