Cyclone II 中pll使用问题?

eeleader-mcu

Cyclone II 中pll使用问题? [复制链接]

使用的ep2c5t144c8的Cyclone II 中的PLL，通过Quartus II 软件自动生成，波形仿真成功，但是在下载到FPGA后无法正常执行其功能，我想问一下：
    1）对于FPGA中的PLL的输入时钟有没有特殊的限制，是不是使用芯片中的CLK1~4，就可以了？
    2）对于PLL可以有两个输入时钟，是干什么用的？
    3）每个输入时钟(如inclk0)，对于CLK有没有什么特殊的要求，就是说是不是CLK0~1对应inclk0,CLK2~3对应inclk1?
   4）在程序烧写的过程中，怎么分配程序中所使用的PLL是FPGA中对应的PLL1或PLL2？