3556|5

4

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

如何引用quartus软件中的固定功能块 [复制链接]

呵呵,小弟接触FPGA不到半年的时间,学习的过程也是断断续续来的(已经工作了,学习的时间没有那么充裕),最近遇到一个比较郁闷的问题,想请教坛里的大侠们~

       我们公司有一个模块是前人做好的,里面有一个FPGA的功能块,用的软件是maxplus10.0,里面基本都是图形界面,现在我想用verilog来重写一遍,一来想锻炼一下自己,二来如果将来调试成功了,还方便将来的同事来维护这个模块。可是在真正做的时候却遇到一个问题,那就是不知道如何将那些用图形表示的功能块用语言表示出来,我知道这些功能块都是quartus里的固定的功能块,但是我查不到他的verilog语言来描述的,貌似只有vhdl语言来写的,我又不懂vhdl,真是头疼的不行。

       想请问各位,我有什么办法处理难关呢?谁有过这样的经验,麻烦传授下~

此帖出自FPGA/CPLD论坛

最新回复

双击图形模块不是就可以出来代码了吗  详情 回复 发表于 2010-12-17 10:11
点赞 关注
 

回复
举报

4

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
额,怎么没有人回复呀~先顶一下,也许我的问题很简单,但是我感觉自己实在想不到头绪呀
此帖出自FPGA/CPLD论坛
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

板凳
 
1、重写模块应该在充分理解该模块的基础上做,否则调试时遇到问题你会无从着手。
2、如果你已会Verilog,那么看VHDL应该也大体能懂个七八不离九(比八九不离十少说一点),碰到不懂的查下手册,估计一会儿就能习惯。
此帖出自FPGA/CPLD论坛
 
 
 

回复

31

帖子

0

TA的资源

一粒金砂(中级)

4
 
双击图形模块不是就可以出来代码了吗
此帖出自FPGA/CPLD论坛
 
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

5
 

回复 板凳 仙猫 的帖子

恩,怎么说呢,这个模块的功能上我觉得我应该是理解了5层左右吧,有一些比较难的地方还没有全部弄懂,不过我想如果学会了怎么去写简单的,后面难的只是时间的问题,多花时间还是会弄出来的。
呵呵,我觉得手册里那个VHDL的语言和VERILOG差异太大了,至少我看了半天看不到自己一点熟悉的样子,感觉就是天书。。。难道让我再去学一下VHDL么?
此帖出自FPGA/CPLD论坛
 
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

6
 
我知道双机可以打开,虽然全部是图形表示的,但是有些图形所对应的代码是我以前的同事写出来的,他写的我可以看懂。
但是手册里给的我看不明白5555555555
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表