chipscope核的问题

eeleader

chipscope核的问题 [复制链接]

近日在做实验时遇到这样的问题，在ISE工程中如果使用chipscope核的xco文件进行综合实现不会出问题，如果使用v文件就出现错误。导入到EDk工程中总是出错的。错误提示见下面：
NgdBuild:604 - logical block 'burst_fiber_source_0/burst_fiber_source_0/USER_LOGIC_I/my_vio0' with type 'my_vio' could not be resolved. A pin name misspelling can cause this, a  missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'my_vio' is not supported in target 'spartan6'.

在xilinx官网上查看说有可能是软件安装路径有问题，我的文件安装路径是：D:\Xilinx\12.1\ISE_DS
请问这样的安装路径会有问题吗？