Xilinx FPGA中如何接收双数据速率（DDR）数据

eeleader-mcu

Xilinx FPGA中如何接收双数据速率（DDR）数据 [复制链接]

Xilinx FPGA中如何接收双数据速率（DDR）数据

各位大虾好：
     请教大家一个问题：如题所示，在Xilinx FPGA中接收双数据速率（DDR）数据，一般情况下是如何做的？是用IDDR2原语吗？望高手给予指点，谢谢了

eeleader

一般用ddr接收的情况是与外部ddr sdram接口，这种是有ip核的，如果自己例化ddr接口的话，有ddr库可以使用，你可以看看ise的lib.pdf