登录注册
论坛
一粒金砂(高级)
569
0
扫一扫,分享给好友
五彩晶圆(高级)
6892
用多级RAM,FIFO 。从题目上看,高速时钟10M ,低速时钟3M,
我们可以设计16级RAM,每个RAM 地址空间4个。换句话说,高速时钟写4个RAM的时间,就是低速时钟读需要1个RAM数据的时间,通过多级RAM缓冲,空闲出缓冲时间。
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »