xilinx ise 10.0 编译如下错误，请问这错在什么地方？

eeleader-mcu

xilinx ise 10.0 编译如下错误，请问这错在什么地方？ [复制链接]

The logic for <fout> does not match a known FF or Latch template. The description style you are using to describe a register or latch is not supported in the current software release.

代码如下：
module con12(ck,Reset,fin,cout,fout);
input Reset,fin,ck;
output cout,fout;
reg cout,cle=0;
reg [3:0] fout;
integer j = 0;

always @(posedge fin or posedge ck )
  begin
  if(!Reset && !cle && fout < 9 )
     begin
            fout = fout+1;
             if(fout==9)
              cout = 1'b1;
                end
   else       
          begin
      fout = 0;
                cout = 0;
          end       
end

always @(posedge ck)
begin  
  if (j<59)
            begin
                   j=j+1;
                         if(j==59)
                           cle = 1'b1;
                  end       
    else
            begin
                  j = 0;
        cle = 0;
       end                  
  end                       
endmodule

eeleader

The logic for <fout> does not match a known FF or Latch template. The description style you are using to describe a register or latch is not supported in the current software release.

 

上面中文意思就是：FOUT 不符合已经知道的FF或LATCH 。在当前发布的源程序中描述的寄存器或锁存器不符你描述的风格。

 

从源程序中可以找到如下错误：

 

 if(!Reset && !cle && fout < 9 ) ，，fout 直接与9比较，语法错误！

      fout = fout+1;   同上
             if(fout==9)   同上