6927|21

31

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

串行通信的采样问题! [复制链接]

在RS232串行通信中,采样时钟频率是波特率的3倍,要求是在时钟上升沿和下降沿都要采样,所以在一个数据位采样得到的采样值有6个,要在这6个值中取3个相同的。目前采样的代码我都写好了,就是差这个。
请各位大侠帮帮我!
PS:刚刚工作,接手的第一个比较正式的活儿,希望能做好!谢谢各位!
此帖出自FPGA/CPLD论坛

最新回复

 用×16的采样速率是一般的做法,但不是死板地非这么做就不行,尤其是PLD除了做UART外还要兼做别的工作,凑不到正好×16的时钟时,就需要变通了。  多数表决能提高抗干扰性,但考虑到收发双方允许有波特率误差,所以只宜让处于位中间的几个采样点参加表决,其余不问,否则如所有数据都参加运算的话反而兼容性变差。  详情 回复 发表于 2010-10-18 10:03
点赞 关注
个人签名新的开始!
 

回复
举报

107

帖子

0

TA的资源

纯净的硅(高级)

沙发
 

回复 楼主 二十七划 的帖子

你的问题是要从6个值中取3个相同的吗?
此帖出自FPGA/CPLD论坛
个人签名快乐是一天,不快乐也是一天,为什么不天天快乐呢
 
 

回复

31

帖子

0

TA的资源

一粒金砂(初级)

板凳
 

回复 沙发 Sea_eeworld 的帖子

是的。谢谢斑竹
此帖出自FPGA/CPLD论坛
个人签名新的开始!
 
 
 

回复

370

帖子

0

TA的资源

纯净的硅(中级)

4
 

串口采样通常是16倍。

你的做法的原理是什么?这样做可靠吗?
此帖出自FPGA/CPLD论坛
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

5
 
 猜测,是不是在写串行接收代码,采样指的是在判断某一位的接收电平?能否把问题再描述得清楚些?

 题外扯淡:本朝太祖自称二十八划生,楼主只差一划,真牛啊!
此帖出自FPGA/CPLD论坛
 
 
 

回复

107

帖子

0

TA的资源

纯净的硅(高级)

6
 

回复 楼主 二十七划 的帖子

如果是采样的话,你这3个相同的值应该是连续的,那么你就比较直到出现连续3个值相等就行了。
此帖出自FPGA/CPLD论坛
个人签名快乐是一天,不快乐也是一天,为什么不天天快乐呢
 
 
 

回复

31

帖子

0

TA的资源

一粒金砂(初级)

7
 

回复 4楼 qushaobo 的帖子

老大给的方案就是3倍于波特率,并且指定要在时钟上升沿和下降沿都要采样。
此帖出自FPGA/CPLD论坛
个人签名新的开始!
 
 
 

回复

31

帖子

0

TA的资源

一粒金砂(初级)

8
 

回复 5楼 仙猫 的帖子

是这样。采样就是判断每一帧中的各位电平,顺带在接收的时候完成串并行转换。
此帖出自FPGA/CPLD论坛
个人签名新的开始!
 
 
 

回复

31

帖子

0

TA的资源

一粒金砂(初级)

9
 

回复 6楼 Sea_eeworld 的帖子

我也是这样想的,但是老大说不行。我的想法是第一次采样和最后一次采样最有可能不准确,所以只需要提取中间四位的数值就可以了。但是老大说这样不行,他要求的做法是分组,查表,比较法,当时他也很忙,没怎么细说,我听得云里雾里,怎么想也想不出来。
PS:我刚工作,以前在学校里学过verilog,不是很精通。
此帖出自FPGA/CPLD论坛
个人签名新的开始!
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

10
 

想了下,这个程序是可以写的

 设一数组s(0 to 5),用两个process分别在时钟的上升沿和下降沿填满s(0)、s(2)、s(4)和s(1)、s(3)、s(5),然后就可以判别了。
此帖出自FPGA/CPLD论坛
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

11
 
 这个方案似乎应该是,在取的3位数据中按多数表决,而不是要连续同一值才承认。
此帖出自FPGA/CPLD论坛
 
 
 

回复

31

帖子

0

TA的资源

一粒金砂(初级)

12
 

回复 10楼 仙猫 的帖子

我差不多也是这样做的,但是我在一个always块里同时选择上升沿和下降沿作为触发条件,然后把每次得到的采样值依次放入一个6位的reg型变量的每一位,这样代码就比较简洁。但是我不知道这样做能不能综合,这样的触发条件我也不是很确定是不是正确。
此帖出自FPGA/CPLD论坛
个人签名新的开始!
 
 
 

回复

31

帖子

0

TA的资源

一粒金砂(初级)

13
 

回复 11楼 仙猫 的帖子

恩,差不多是这个意思
此帖出自FPGA/CPLD论坛
个人签名新的开始!
 
 
 

回复

31

帖子

0

TA的资源

一粒金砂(初级)

14
 
想到方法了:比较采样得到的6个数值,判断其中每一位是0还是1,只要其中的0或者1的个数大于3就可以判断了。
感谢大家对我的帮助!谢谢各位!
此帖出自FPGA/CPLD论坛
个人签名新的开始!
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

15
 

回复 12楼 二十七划 的帖子

如果只是不确定的话,让它编译一下看看有没错误就是了,反正也没几句。
verilog俺从没玩过,不知道让不让写在一个always里,估计不行。
此帖出自FPGA/CPLD论坛
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

16
 

原帖由 二十七划 于 2010-10-16 11:53 发表 想到方法了:比较采样得到的6个数值,判断其中每一位是0还是1,只要其中的0或者1的个数大于3就可以判断了。感谢大家对我的帮助!谢谢各位!

 这样的做法未必正确,因为在位的中间和旁边,数据的重要性是不同的(权重),两旁的数据不能看。

此帖出自FPGA/CPLD论坛
 
 
 

回复

2734

帖子

0

TA的资源

裸片初长成(初级)

17
 
我是来学习的,学到了很多东西
此帖出自FPGA/CPLD论坛
个人签名我爱电子!
 
 
 

回复

234

帖子

0

TA的资源

一粒金砂(高级)

18
 
高手讨论,一头雾水
此帖出自FPGA/CPLD论坛
个人签名努力就有不清不楚的收获。
 
 
 

回复

73

帖子

0

TA的资源

一粒金砂(初级)

19
 

回复 9楼 二十七划 的帖子

十分赞同“第一次采样和最后一次采样最有可能不准确”!
多和老大沟通!
此帖出自FPGA/CPLD论坛
 
 
 

回复

115

帖子

0

TA的资源

一粒金砂(中级)

20
 
原帖由 二十七划 于 2010-10-16 11:38 发表 我差不多也是这样做的,但是我在一个always块里同时选择上升沿和下降沿作为触发条件,然后把每次得到的采样值依次放入一个6位的reg型变量的每一位,这样代码就比较简洁。但是我不知道这样做能不能综合,这样的触发条件 ...

一个always块里面不要进行时钟上下沿同时触发,容易出问题。要在两个always块里面做,一个上升沿触发,一个下降沿触发
此帖出自FPGA/CPLD论坛
个人签名心寂寂,念休休,沉沙无意却成洲,一生治学当如此,只计耕耘莫问收。
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表