4428|2

531

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

[转载]verilog中对inout信号的处理 [复制链接]

1、inout端口不能被赋值为reg型,因此,不能用于always语句中。

2、if等条件语句只能用于initial语句及always语句。

3、因此,对于inout端口的逻辑判断,要用到?:条件表达式,来控制高阻的赋值

4、需要有一个中转的寄存器,这样,在always语句中,才可以将输入的信号赋给输出(用inout代替纯output)

5、高阻态不要用于芯片内部,应该用逻辑引到引脚处,然后用高阻来实现。

 

举个例子  input  db2;

          output db1;

          inout  db;

          input  le;

          input clk;

          //le为控制信号,1时,将db的值赋给db1,0时,将db2的值赋值个db

          reg db_reg;

 

          assign db = (le)? 1'bz : db_reg;

          always @ (posedge clk)begin

          if(le)

          db1 <= db;

          else

          db_reg <=db2;

          end

          我也试了一下,下面这种组合逻辑在RTL视图中,也是可以实现的        

          assign db = (le)? 1'bz : db2;
          assign db1 = (le)? db: db1;

         此外,当inout信号作为输入时,在测试代码的初始化赋值中,应该 force db=1,用这种赋值的方式,否则由于db相当于是wire型,正常的赋值会被报错的。(再用force赋值的时候,必须要用=)。

          在调用模块进行仿真时,输入信号要为reg 类型,输出信号要为wire

 

此帖出自FPGA/CPLD论坛

最新回复

基础题,其实最关键的用法: INOUT 是常用总线的操作。这是最难的   INOUT 在和总线通信时,最关键的是在操作时,在除正常的输入输出操作外,一定要对总线赋值高阻,释放总线,否则引起错误哦!!!!!!!!!!!!!!!!!!!  详情 回复 发表于 2010-9-28 18:51
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

基础题,其实最关键的用法:

INOUT 是常用总线的操作。这是最难的

 

INOUT 在和总线通信时,最关键的是在操作时,在除正常的输入输出操作外,一定要对总线赋值高阻,释放总线,否则引起错误哦!!!!!!!!!!!!!!!!!!!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

531

帖子

0

TA的资源

一粒金砂(高级)

板凳
 

回复 沙发 eeleader 的帖子

仿真的时候好像是看不到结果的
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表