在modelsim中如何导入Altera的LPM（IP库编译）

eeleader

在modelsim中如何导入Altera的LPM（IP库编译） [复制链接]

在modelsim中如何导入Altera的lpm库呢？ 我在编译ALTERA的CYLONE库时，编译 cyclone_atoms.v可以没有错，而编译cyclone_atoms.vhd和cyclone_components.VHD时有错误，信息如下：
# ** Error: (vcom-19) Failed to access library 'cyclone' at "cyclone".
我把quartus II 输出的 *.VO文件导入仿真时出现如下错误，请问如何解决？谢谢！
Error: (vsim-3033) G:/work/LCD/testintmcu/simulation/modelsim/IntfMcu.vo(4799): Instantiation of 'cyclone_io' failed. The design unit was not found.
# Regionion: /testbench/u0
#Searched libraries:
# work

在Altera的网站上有对modelsim的补丁，你可以查一下你的版本号，然后下载对应的补丁！据我所知好像对vhdl和verilog的补丁是不一样的！
这个好像还需要根据自己使用的是verilog 还是 vhdl，步骤有一点调整。之需要同类的库即可
我用的是VERILOG， cyclone_atoms.v已经编译成功了，也看得见'cyclone_io' 已经编译并LOAD的信息，可是在加载我的设计项目时又不行了，请设置成功的朋友谈谈看法，谢谢！我主要是想仿真PLL，DPRAM，等LPM单元。
最后，我还没搞掂，只好把cyclone_atoms.v，220model.v,altera_mf.v,等文件作为源文件加到我的WORK里面，这样虽然在我的WORK中出现了很多单元名称，总之可以仿真了，这个办法比较笨，希望大家能帮解决我遇到的上面的问题，谢谢！！！

eeleader-mcu

1. 路径选择 

启动modelsim se仿真工具,在主窗口中选择【file】→【change directory】命令,将工作目录改变到你想存放仿真库的目录,点击【ok】. 

2. 创建仿真库 
在生窗口中选择【file】→【new】→【library】命令,在弹出的【create a new library】窗口中将选项【create】设置为【a new library and a logical mapping to it】,在【libryr name】和【library physical name】中键入所要创建库名字,如altera_library, ,此时在主窗口中已多了一个altera_library(empty)项; 注:这个过程实质上想当于在modelsim主窗口中的脚本区域中输入了vlib和vmap命令. 

 

3. 编译库 

在workspace中的library中选中你健入的库名altera_library(empty),在主菜单中选【compile】→【compile】命令;在弹出窗口compile source file窗口中的【libaray】下拉菜单中选中你的库名,在【查找范围】中选择quarturs安装目录\quarturs\eda\sim_lib文件夹下

 

4. 配制modelsim
在做以上所有步骤之前，应该先将modelsim根目录下的配制文件modelsim.ini的属性只读改为可写,这样就编译库的时候会在该文件中自动产生新库的地址映射信息，否则需要人工设置。另外，这样做还可使软件记录仿真库的路径以及映射关系,以后每次启动modelsim时,就会根据ini文件中的本身寻找仿真库,并且形成映射关系,。注:如果启动时出现“仿真库名(unavailable)”可选中它,点右键选择【edit】指定路径; 到些仿真库已创建,以后对altera设计仿真都不需要做库处理了。（如果在编译库文件之前就更改了配置文件的属性，一般都不会出现“unavailable”的现象）。最保险的方式就是自己手动添加，比如：

Altera_libs = $MODEL_TECH/../modelsim_altera_libs。

      另外，如果为了不配置，则在创建新库的时候，在【library physical name】输入新创建的库的绝对地址就可以，这样就免除了以上的配置过程。

      新版本（6.3b）仿真Altera的IP或者兆核函数，如果程序选择VHDL则必须单独建立并编译lpm、altera_mf、sgate等库，不能笼统的编译一个altera库或者和work库编在一起。如果是VERILOG则可以使用上述笼统的编译库方法。

nitu

楼主，不知道你这个问题搞定了没，小弟也遇这种问题。。。很急手，不知道可否教一下我。。nitu_ok@hotmail.com