在VHDL 语言中,定义IO 就是定义该管脚为输入或输出或输入输出。
用语法表示如下:
A: IN STD_LOGIC; --------------定义为输入
B : OUT STD_LOGIC; --------------定义为输出
C: INOUT STD_LOGIC; ---------------定义为输入输出
----------------------
temp : STD_LOGIC;
使用上面三个端口:
输入:可以直接把端口赋值给变量 TEMP<=A;
输出:可以把输出端口值赋给变量 B<=TEMP;
输入输出 C 操作需要注意了;
IF ( )THEN
TEMP<=C;
ELSIF ( ) THEN
C<=TEMP;
ELSE
C<='Z';
END IF;
|