|
最近在调用Aurora 8b/10b IP模块时,在用modelsim功能仿真时,一切正常。 但是下到FPGA板子上时,channel_up初始化结束的信号一直是“0”,板子上的Tx和Rx是互连的,用chipscope追了时钟和复位信号都是正常的(复位低电平有效注意到了)。 IP模块的设置细节如下: lane:2, lane width: 2, line rate: 2.5Gbps, GT CLK: 125Mhz, dataflow mode: duplex, Interface: framing, flow control: none. Rocket IO的GTP DUAL是设置在X0Y2,X0Y3。下板子是直接使用了例化后的example,并将Tx和Rx形成了回路。 有了解原因的朋友帮忙解决下,谢谢!
|
|