球.(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。
(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频率时钟。
(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区，噪声组件与非噪声组件要距离再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。
(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟组件引脚远离I/O电缆。
(17) 组件引脚尽量短，去耦电容引脚尽量短。
(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19) 对噪声敏感的线不要与大电流，高速开关线平行。
(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(21) 弱信号电路，低频电路周围不要形成电流环路。
(22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
数字地、模拟地之间用磁珠隔离可防止数字信号对模拟信号的干扰
电源和地要靠近并平行走线,线尽量宽.输入输出隔离,尽量减小电源和信号的回路面积!不同的部分采用电源分支,滤波电容要放在前级,晶振外壳最好接地.强电,弱电,数字,模拟,高频,低频,要分开,电源等容易发热的地方要放在板边器件不要放的太密.各部分电路要尽量靠近放在一起,需要的时候要开隔离槽.等等太多了!
如果让设计的电路板一点干扰也没有,那是不可能,只能在允许的范围内尽量减少干扰,有很多种方法,输入信号与输出信号必须有隔离,不能与系统采用共地的方式,数据总线和地址总线上加上拉电阻或接总线驱动芯片,电源端的干扰主要是差模干扰和共模干扰,应在电源输入与输出端加扼流电感,在复位端也要加抗干扰措施,复位端受到干扰时,虽不会复位,但会造成特殊功能寄存器器数据改变,导至系统工作失常,方法还有很多,
注意数字地和模拟地不要混,都在电路中单独走,最后在电源处正确的说应该是电源出来后接的电容那单点共地
首先保证在光耦器件的下方不要布线,否则隔离性能会不好.特别是在做脉冲群干扰实验时,常常会通不过要求等级.
要是有多路光隔设计时,光耦器件的输入与输出应有明显的分界.不要交互在一起
我是做ccd视频信号处理电路的，我觉得在模拟区和数字区划分问题上，应注意，模拟信号最好不要穿过数字区，因为数字电路本身的噪声很大，地很脏，而模拟信号本身又很容易受到干扰。再有，考虑布线的阻抗，如果为了减小布线长度而让模拟信号穿过数字区的话，有点得不偿失，我觉得不一定是越短就越好，看你是想要优化哪个电路参数了，对于楼上的过孔尽量少的观点，我觉得过孔的多少应该由过孔周围布线情况而定，应该使每条信号线上的噪声耦合到地线的距离是最短的，也就是说，可能有时候地线是铺通了，可为了这点，还要人工的加上一些过孔上去。
1.地线单点共地问题
2.各种信号线之间的电磁干扰问题
3.屏蔽地的连接问题
4.元器件的摆放问题
5.合理布局的问题
谢谢大家的支持.让我们共同进步
音频信号放大电路.在这里就涉及到接地的问题,我认为如果是多级放大的话,前级跟后级的地线不应该连接在同一个地线分支上.应该在不同的地线分之上.这里说的分支是从总地线单独引出来的，后级比前级电流大很多,如果把他们的地线都连接在一个地线分支上,我想那就对前级有了影响和干扰
做FCC的时候有超标，于是就在高频的时钟线上串上电阻，效果比较明显，也可以对地加电容，但是参数不好确定
提升卡
变色卡
千斤顶
1/10 
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
