3286|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

用FPGA中矩阵的输入问题。 [复制链接]

我现在要做一个4*4矩阵的运算,先要把矩阵输入到寄存器中(verilog没有二维的概念),然后对这些寄存器进行运算。我的想法是输入的时候一列一列输入,矩阵输入完全再进行计算。我问的是如何对矩阵进行初始化(RTL级)。
  input clk,
    input reset,
    input [5:0] A0,
    input [5:0] A1,
    input [5:0] A2,
    input [5:0] A3,
    input [5:0] A4,
    input [5:0] A5,
    input [5:0] A6,
    input [5:0] A7,
    input [5:0] A8,
    input [5:0] A9,
    input [5:0] A10,
    input [5:0] A11,
    input [5:0] A12,
    input [5:0] A13,
    input [5:0] A14,
    input [5:0] A15,
    output [5:0] B0,
    output [5:0] B1,
    output [5:0] B2,
    output [5:0] B3,
    output [5:0] B4,
    output [5:0] B5,
    output [5:0] B6,
    output [5:0] B7,
    output [5:0] B8,
    output [5:0] B9,
    output [5:0] B10,
    output [5:0] B11,
    output [5:0] B12,
    output [5:0] B13,
    output [5:0] B14,
    output [5:0] B15
    );       
         reg[5:0] temp0[0:3];//temp0~temp3相当于矩阵的第1列到第四列,CLK来一次
                                   就输出一列
         reg[5:0] temp1[0:3];
         reg[5:0] temp2[0:3];
         reg[5:0] temp3[0:3];
         reg[5:0] temp_in[0:15];//存放矩阵的值,16个6位的寄存器               
         reg[5:0] temp_out[0:15];//存放计算后的输出逆矩阵的值
        initial
         begin
                          temp0[0]<=A0;
                  temp0[1]<=A1;
                  temp0[2]<=A2;
                  temp0[3]<=A3;
                  temp1[0]<=A4;
                  temp1[1]<=A5;
                  temp1[2]<=A6;
                  temp1[3]<=A7;
                  temp2[0]<=A8;
                  temp2[1]<=A9;
                  temp2[2]<=A10;
                  temp2[3]<=A11;
                  temp3[0]<=A12;
                  temp3[1]<=A13;
                  temp3[2]<=A14;
                  temp3[3]<=A15;                                    
      end       
                always @(posedge clk )
                    begin
                         for(i=0;i<4;i=i+1)
                         temp_in<=temp0;
                         temp_in[i+4]<=temp1;
                         temp_in[i+8]<=temp2;
                         temp_in[i+12]<=temp3;
               end
   (1)initial 好像不能综合,那么我那个赋值语句该怎么写?
  (2)我这样对输入的操作好像有问题???
此帖出自FPGA/CPLD论坛

最新回复

这个问题可以用别的办法解决 。 把所有矩阵数据存到 内部rom中去 上电之后 读rom中的数据来配置这些矩阵 。  详情 回复 发表于 2010-8-13 12:13
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

732

帖子

0

TA的资源

纯净的硅(高级)

沙发
 
这个问题可以用别的办法解决 。
把所有矩阵数据存到 内部rom中去 上电之后 读rom中的数据来配置这些矩阵 。
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表