关于源同步时序的问题

eeleader

关于源同步时序的问题 [复制链接]

现在很多ASIC外围都用到了DDR（II） SDRAM（SRAM）,由于数据传输速率太快，数据信号基本都是采用的源同步，很多关于时序的资料都认为源同步的信号在PCB上布线是没有长度限制的(假设不考虑损耗），在对SRAM进行写入数据的时候倒还可以理解，但是在读数据的时候我就不能够理解了，如果控制器发送了一个读命令，假设ASIC和SRAM之间的距离很远，结果数据在n个周期后还不能够返回，控制器这边难道不会出错吗？

SRAM虽然是源同步的，走线长度是否也有长度限制？即从发出命令到数据的返回必须要在规定的时间内？