Verilog一些简单问题解答

eeleader

Verilog一些简单问题解答 [复制链接]

1.为什么仿真时总出现脉冲？那就是竞争冒险吗？可是实验给出的图形是很完美的响应啊，我的却总是激励过后一段时间才有响应的波形

  答：数据的过渡状态，可以认为是冒险竞争，不是所有的情况都是这样的
2.在引脚分配时同样的字母大小写不一致代表的意思一直吗？为什么程序里面是小写led到分配引脚是就成了LED了呢？

  答：是一致的
3.一个工程里面的两个模块是什么关系啊？两者里面的变量有关系吗？一个肯定是为另一个服务的，可不像c语言那样有调用的语句啊？

  答：两个模块地位相同，没有关系。两个模块都是同时运行的，并行的。根据相互握手信号来判断运行情况和状态！