社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 3899|回 1
eeleader

6892

帖子

0

TA的资源

五彩晶圆（高级）
楼主
发表于2010-8-2 10:13 只看该作者
 

同步电路，post_sta和post_sim不同结果，谁碰到过？ [复制链接]

post_sta全通过，analysis_coverage分析基本都覆盖了，post_sim报setup违反，谁碰到过类似问题？
用的是smic sc-m库

 

请各位高手支招！

问题
此帖出自FPGA/CPLD论坛

最新回复

eeleader-mcu
这个问题我以前也碰到过，不过都是出在异步信号之间，比如说rst_n现在是数据和时钟是同步的啊，sta过了，我现在的设计主要是低功耗，主要用到了ripple counter和门控时钟post_sim.v文件只有ripple counter，不插入icg cell的时候，后仿没问题；既没有ripple counter，也没有icg cell的时候，后仿还是没问题，一旦插入icg cell,post_sta正常，但post_sim就总报setup违反，居然还有几百ps  详情 回复 发表于 2010-8-2 10:20
点赞 关注
个人签名一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
eeleader-mcu

569

帖子

0

TA的资源

一粒金砂（高级）
沙发
发表于2010-8-2 10:20 只看该作者
 
这个问题我以前也碰到过，不过都是出在异步信号之间，比如说rst_n

现在是数据和时钟是同步的啊，sta过了，

我现在的设计主要是低功耗，主要用到了ripple counter和门控时钟

post_sim.v文件只有ripple counter，不插入icg cell的时候，后仿没问题；既没有ripple counter，也没有icg cell的时候，后仿还是没问题，一旦插入icg cell,post_sta正常，但post_sim就总报setup违反，居然还有几百ps
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表