eboot问题，上次我没把问题说清楚

一无所知

eboot问题，上次我没把问题说清楚 [复制链接]

上次的贴已经结了，分页给了几位提出我代码问题的，但是主要问题不知在这，所以重开一贴；
我的汇编代码：

1. 
   
2.           TEXTAREA
   
3. 
   
4.         IMPORT  main
   
5.   .
   
6.   .
   
7.   .
   
8.   .
   
9.   .
   
10.   .
    
11.   
    
12.    
    
13. 
    
14. 
    
15. ;------------------------------------------------------------------------------
    
16. ;   Add for Power Management ?
    
17. 
    
18. BringUpWinCE                                            ;点亮LED
    
19.    
    
20.         ldr     r0, = GPFDAT
    
21.         mov     r1, #0x60
    
22.         str     r1, [r0]
    
23. 
    
24. ;------------------------------------------------------------------------------
    
25. ;   Copy boot loader to memory
    
26. 
    
27.         ands    r9, pc, #0xFF000000     ; see if we are in flash or in ram
    
28.         bne     %f20                    ; go ahead if we are already in ram
    
29. 
    
30.         ; This is the loop that perform copying.
    
31.         ldr     r0, = 0x38000           ; offset into the RAM
    
32.         add     r0, r0, #PHYBASE        ; add physical base
    
33.         mov     r1, r0                  ; (r1) copy destination
    
34.         ldr     r2, =0x0                ; (r2) flash started at physical address 0
    
35.         ldr     r3, =0x10000            ; counter (0x40000/4)
    
36. 10      ldr     r4, [r2], #4
    
37.         str     r4, [r1], #4
    
38.         subs    r3, r3, #1
    
39.         bne     %b10
    
40. 
    
41.         ; Restart from the RAM position after copying.
    
42.         mov pc, r0
    
43.         nop
    
44.         nop
    
45.         nop
    
46. 
    
47.         ; Shouldn't get here.
    
48.         b       .
    
49. 
    
50.         INCLUDE oemaddrtab_cfg.inc
    
51. 
    
52. 
    
53.         ; Compute physical address of the OEMAddressTable.
    
54. 20      add     r11, pc, #g_oalAddressTable - (. + 8)
    
55.         ldr     r10, =PTs                ; (r10) = 1st level page table
    
56. 
    
57. 
    
58.         ; Setup 1st level page table (using section descriptor)     
    
59.         ; Fill in first level page table entries to create "un-mapped" regions
    
60.         ; from the contents of the MemoryMap array.
    
61.         ;
    
62.         ;   (r10) = 1st level page table
    
63.         ;   (r11) = ptr to MemoryMap array
    
64. 
    
65.         add     r10, r10, #0x2000       ; (r10) = ptr to 1st PTE for "unmapped space"
    
66.         mov     r0, #0x0E               ; (r0) = PTE for 0: 1MB cachable bufferable
    
67.         orr     r0, r0, #0x400          ; set kernel r/w permission
    
68. 25      mov     r1, r11                 ; (r1) = ptr to MemoryMap array
    
69. 
    
70.         
    
71. 30      ldr     r2, [r1], #4            ; (r2) = virtual address to map Bank at
    
72.         ldr     r3, [r1], #4            ; (r3) = physical address to map from
    
73.         ldr     r4, [r1], #4            ; (r4) = num MB to map
    
74. 
    
75.         cmp     r4, #0                  ; End of table?
    
76.         beq     %f40
    
77. 
    
78.         ldr     r5, =0x1FF00000
    
79.         and     r2, r2, r5              ; VA needs 512MB, 1MB aligned.               
    
80. 
    
81.         ldr     r5, =0xFFF00000
    
82.         and     r3, r3, r5              ; PA needs 4GB, 1MB aligned.
    
83. 
    
84.         add     r2, r10, r2, LSR #18
    
85.         add     r0, r0, r3              ; (r0) = PTE for next physical page
    
86. 
    
87. 35      str     r0, [r2], #4
    
88.         add     r0, r0, #0x00100000     ; (r0) = PTE for next physical page
    
89.         sub     r4, r4, #1              ; Decrement number of MB left
    
90.         cmp     r4, #0
    
91.         bne     %b35                    ; Map next MB
    
92. 
    
93.         bic     r0, r0, #0xF0000000     ; Clear Section Base Address Field
    
94.         bic     r0, r0, #0x0FF00000     ; Clear Section Base Address Field
    
95.         b       %b30                    ; Get next element
    
96.         
    
97. 40      tst     r0, #8
    
98.         bic     r0, r0, #0x0C           ; clear cachable & bufferable bits in PTE
    
99.         add     r10, r10, #0x0800       ; (r10) = ptr to 1st PTE for "unmapped uncached space"
    
100.         bne     %b25                    ; go setup PTEs for uncached space
     
101.         sub     r10, r10, #0x3000       ; (r10) = restore address of 1st level page table
     
102. 
     
103.         ; Setup mmu to map (VA == 0) to (PA == 0x30000000).
     
104.         ldr     r0, =PTs                ; PTE entry for VA = 0
     
105.         ldr     r1, =0x3000040E         ; uncache/unbuffer/rw, PA base == 0x30000000
     
106.         str     r1, [r0]
     
107. 
     
108.         ; uncached area.
     
109.         add     r0, r0, #0x0800         ; PTE entry for VA = 0x0200.0000 , uncached     
     
110.         ldr     r1, =0x30000402         ; uncache/unbuffer/rw, base == 0x30000000
     
111.         str     r1, [r0]
     
112.         
     
113.         ; Comment:
     
114.         ; The following loop is to direct map RAM VA == PA. i.e.
     
115.         ;   VA == 0x30XXXXXX => PA == 0x30XXXXXX for S3C2400
     
116.         ; Fill in 8 entries to have a direct mapping for DRAM
     
117.         ;
     
118.         ldr     r10, =PTs               ; restore address of 1st level page table
     
119.         ldr     r0,  =PHYBASE
     
120. 
     
121.         add     r10, r10, #(0x3000 / 4) ; (r10) = ptr to 1st PTE for 0x30000000
     
122. 
     
123.         add     r0, r0, #0x1E           ; 1MB cachable bufferable
     
124.         orr     r0, r0, #0x400          ; set kernel r/w permission
     
125.         mov     r1, #0
     
126.         mov     r3, #64
     
127. 45      mov     r2, r1                  ; (r2) = virtual address to map Bank at
     
128.         cmp     r2, #0x20000000:SHR:BANK_SHIFT
     
129.         add     r2, r10, r2, LSL #BANK_SHIFT-18
     
130.         strlo   r0, [r2]
     
131.         add     r0, r0, #0x00100000     ; (r0) = PTE for next physical page
     
132.         subs    r3, r3, #1
     
133.         add     r1, r1, #1
     
134.         bgt     %b45
     
135. 
     
136.         ldr     r10, =PTs               ; (r10) = restore address of 1st level page table
     
137. 
     
138.         ; The page tables and exception vectors are setup.
     
139.         ; Initialize the MMU and turn it on.
     
140.         mov     r1, #1
     
141.         mcr     p15, 0, r1, c3, c0, 0   ; setup access to domain 0
     
142.         mcr     p15, 0, r10, c2, c0, 0
     
143. 
     
144.         mcr     p15, 0, r0, c8, c7, 0   ; flush I+D TLBs
     
145.         mov     r1, #0x0071             ; Enable: MMU
     
146.         orr     r1, r1, #0x0004         ; Enable the cache
     
147. 
     
148.         ldr     r0, =VirtualStart
     
149. 
     
150. 
     
151. 
     
152.         cmp     r0, #0                  ; make sure no stall on "mov pc,r0" below
     
153.         mcr     p15, 0, r1, c1, c0, 0
     
154. [color=#FF0000]        mov     pc, r0   [/color]               ;  & jump to new virtual addre[ss
     
155.         nop
     
156. 
     
157.         ; MMU & caches now enabled.
     
158.         ;   (r10) = physcial address of 1st level page table
     
159.         ;
     
160. 
     
161. VirtualStart
     
162. 
     
163. 
     
164.         
     
165.         mov     sp, #0x8C000000
     
166.         add     sp, sp, #0x30000        ; arbitrary initial super-page stack pointer
     
167.         b       main
     
168. 
     
169.         ENTRY_END
     
170. 
     
171.         LTORG
     

复制代码

c代码

1. 
   
2. void main(void)
   
3. {
   
4. 
   
5.     OEMWriteDebugLED(0, 0xF);
   
6. 
   
7. 
   
8. }
   
9. void OEMWriteDebugLED(UINT16 Index, DWORD Pattern)
   
10. {
    
11.     volatile S3C2410X_IOPORT_REG *s2410IOP = (S3C2410X_IOPORT_REG *)OALPAtoVA(S3C2410X_BASE_REG_PA_IOPORT, FALSE);
    
12. 
    
13. 
    
14.     s2410IOP->GPFDAT=(s2410IOP->GPFDAT & 0xf) | ((Pattern & 0xf)<<4);
    
15. }
    

复制代码

我的硬件没有norflash 所以采用的是nboot +eboot
nboot执行之后，也的确把 eboot拷贝到了0x30038000处（读ram和源文件比较）

我的nboot用ads编译的，所以可以仿真，跳转到eboot后执行到mov     pc, r0，地址也变成了虚拟地址（仿真器上看到的）
执行b main 后 都是dci 操作，也就是代码存储相关，但是无法执行main函数中的led函数（因为灯没有熄灭，不知道是不是可以这样理解）

最后会报undefine instruction错误，反汇编后发现是报错的语句是一条协处理器操作，找资料说协处理器操作不能是会报上名的错误

这个问题困扰我很久了，我的eboot采用的编译方法是 按帮助上说明的来的

tenglin606

ADS是可以单步调试的啊。你单步到哪里了？
把PB下的代码放到ADS的确比较爽。

akumax

引用 1 楼 gooogleman 的回复:
ADS是可以单步调试的啊。你单步到哪里了？
把PB下的代码放到ADS的确比较爽。

我没把pb下的代码放到ads，是在nboot调试中可以单步到eboot的b main，后面的代码都是 dci 语句，看不懂了

news986

帮顶。

bxli

顶

tule2006

现在没有时间看这个东西，只能建议你看看2440 的5.0BSP已经有完整的代码，你如果想玩玩可以移植到ADS下来实现。

lijun0209

引用 5 楼 gooogleman 的回复:
现在没有时间看这个东西，只能建议你看看2440 的5.0BSP已经有完整的代码，你如果想玩玩可以移植到ADS下来实现。

呵呵，我现在问题也比较的大，看了不少的资料，就是没办法解决这个问题。
不知道是不是采用了nboot的缘故，但是硬件上也没有norflash，但是我认为，无论存储在哪，boot为了提高运行速度
一般都会拷贝到ram中执行的，所以应该和nboot不会有很大的关系。

手头也没别人跑成功的案例，做的真辛苦

fpgafuns

IO高点亮led还是低点亮？
s2410IOP->GPFDAT=(s2410IOP->GPFDAT & 0xf) | ((Pattern & 0xf)<<4);

GPF没配置输入输出吗？

CHB1948

引用 7 楼 shuiyan 的回复:
IO高点亮led还是低点亮？
s2410IOP->GPFDAT=(s2410IOP->GPFDAT & 0xf) | ((Pattern & 0xf) < <4);

GPF没配置输入输出吗？

GPF在汇编文件中已经配置过了，在C中还需要再配置？
这函数将汇编文件中打开的灯熄灭

s110400710

顺便问大家的bootloader都是如何编译的，怀疑我的编译方式有问题

wangtengfei

顶到有人回答

jobezxy

OEMAdressTable的地址映射贴出来看看

xuejing0391

引用 9 楼 mengll002 的回复:
顺便问大家的bootloader都是如何编译的，怀疑我的编译方式有问题

就是普通的ADS，和PB啊，和普通驱动没有什么区别的。
在PB下比较难调试，尤其是整天要用JTAG烧写的那种更是郁闷。所以我推荐全程使用ADS开发，把微软的代码移植到ADS下不错的方法。

wangxinxin999

引用 12 楼 gooogleman 的回复:
引用 9 楼 mengll002 的回复:
顺便问大家的bootloader都是如何编译的，怀疑我的编译方式有问题


就是普通的ADS，和PB啊，和普通驱动没有什么区别的。
在PB下比较难调试，尤其是整天要用JTAG烧写的那种更是郁闷。所以我推荐全程使用ADS开发，把微软的代码移植到ADS下不错的方法。

是啊，不停的写。很麻烦，但是驱动开发最后还是要回到pb下的把