下降沿jk触发器 我的算法有问题，谁能帮我指出来？

major888

下降沿jk触发器 我的算法有问题，谁能帮我指出来？ [复制链接]

library ieee;
use ieee.std_logic_1164.all;

entity jkff is
port(j,k,cp,r,s:in std_logic;
          q,qb :out std_logic);
end jkff;

architecture rtl of jkff is
signal q_temp :std_logic:='0';
signal qb_temp :std_logic:='1';
begin
process(r,s,j,k,cp)
begin
if(r='0' and s='1')then
   q_temp<='0';
   qb_temp<='1';
elsif(r='1'and s='0')then
   q_temp<='1';
   qb_temp<='0';
elsif(cp'event and cp='0')then
      if(q_temp='0') then
         q_temp<=j;qb_temp<=not q_temp;

      else q_temp<=not k;qb_temp<=not q_temp;

      
      end if;
      end if;

q<=q_temp;
qb<=qb_temp;
end process;
end rtl;

wangbaogang001

这人好少。

sunnyzeng1

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity jkff is
    Port ( j : in std_logic;
           k : in std_logic;
           clk : in std_logic;
           s : in std_logic;
           r : in std_logic;
           q : out std_logic;
           qb : out std_logic);
end jkff;

architecture Behavioral of jkff is
                        signal q_tmp,qb_tmp:std_logic;
begin
                                process(clk,s,r)
                                 begin
                                 if(s='0'and r='1')then
                                 q_tmp<='1';
                                 qb_tmp<='0';
                                 elsif(s='1'and r='0')then
                                 q_tmp<='0';
              qb_tmp<='1';
                                  elsif(clk'event and clk='1')then
                                  if(j='0' and k='1')then
                                  q_tmp<='0';
                                  qb_tmp<='1';
                                  elsif(j='1'and k='0')then
                                  q_tmp<='1';
                                  qb_tmp<='0';
                                  elsif(j='1'and k='1')then
                                  q_tmp<=not q_tmp;
                                  qb_tmp<=not qb_tmp;
                                  end if;
                                  end if;
                                        end process;
                                        q<=q_tmp;
                                        qb<=qb_tmp;


end Behavioral;

zzz1211

我知道wl2659753的这种写法。那我的为什么不对呢？

caviler

up

wangjun01

up

flyingsnows

问题出现在
elsif(cp'event and cp='0')then
      if(q_temp='0') then
        q_temp <=j;qb_temp <=not q_temp;

      else q_temp <=not k;qb_temp <=not q_temp;

要尊从JK触发条件来写语句。

dltskp

引用 6 楼 aaronstone 的回复:
问题出现在
elsif(cp'event and cp='0')then  
      if(q_temp='0') then  
        q_temp  <=j;qb_temp  <=not q_temp;  

      else q_temp  <=not k;qb_temp  <=not q_temp;  

要尊从JK触发条件来写语句。

你说的我还不太明白，但我是用公式导出的。q=j/q+/kq

toy720

时序电路里要考虑信号发生的顺序
而不能单纯用公式来写电路

a3526212

引用 8 楼 aaronstone 的回复:
时序电路里要考虑信号发生的顺序
而不能单纯用公式来写电路

请问是

q_temp   <=j没考虑信号发生的顺序
还是这个
qb_temp   <=not q_temp？

谢谢。

swimmcat

根据真值表你的算法不对阿
clk  s  r  j  k   q    qb
------------------------
X    0  1  X  X   1    0
X    1  0  X  X   0    1
↑or↓      0  1   0    1
↑or↓      1  0   1    0
↑or↓      1  1  翻转  翻转

上升沿或下降沿来的时候，你得条件写的不对阿

youqing20000

学习下

gyl52114

等待牛人来答.

kevinliu

支持搂主，收藏