社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 632|回 2
abc_def

2

帖子

0

TA的资源

一粒金砂（中级）
楼主
发表于2024-8-31 20:17 只看该作者
 

ASIC设计与综合书配套代码 [复制链接]

如标题所述，书配套代码，希望分享给有需要的人。

ASIC设计与综合书配套代码.rar

11.63 KB, 下载次数: 1

售价: 5 分芯积分  [记录]

此帖出自FPGA/CPLD论坛

最新回复

窝瓜是
《ASIC设计与综合：使用Verilog进行RTL设计》共20章，内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。《ASIC设计与综合：使用Verilog进行RTL设计》提供了大量的练习题和案例分析，可以帮助读者更好地理解和掌握所学的知识   详情 回复 发表于 2025-1-7 12:32
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
kl_upc

1

帖子

0

TA的资源

一粒金砂（初级）
沙发
发表于2024-9-4 16:14 只看该作者
 
学习了
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
窝瓜是

2

帖子

0

TA的资源

一粒金砂（初级）
板凳
发表于2025-1-7 12:32 只看该作者
 

《ASIC设计与综合：使用Verilog进行RTL设计》共20章，内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。《ASIC设计与综合：使用Verilog进行RTL设计》提供了大量的练习题和案例分析，可以帮助读者更好地理解和掌握所学的知识

此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/10 下一条
ADI 有奖直播报名中~
直播时间：3月27日（周四） 上午10:00-11:30
直播主题：易于驱动SAR型ADC的原理、优点及应用介绍
好礼等你拿~

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网 15

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表