Nboot+Eboot! eboot 起不来？

sddxmeng

Nboot+Eboot! eboot 起不来？ [复制链接]

[code]
        [ CLKVAL = 399
FCLK                EQU        (399)
PLLVAL                EQU (((92 << 12) + (1 << 4) + 1))
CLKDIVVAL        EQU 7        ; 0x0 = 1:1:1, 0x1 = 1:1:2, 0x2 = 1:2:2, 0x3 = 1:2:4, 0x4 = 1:4:4, 0x5 = 1:4:8, 0x6 = 1:3:3, 0x7 = 1:3:6
D4VAL                EQU 0        ; 1.3V
D3VAL                EQU 1
D2VAL                EQU 0
D1VAL                EQU 0
D0VAL                EQU 1
        ]

......
UPLLVAL                EQU (((60 << 12) + (0x4 << 4) + 0x2))  ;48MHz
.....
IMPORT main    ; C entrypoint for Steppingstone loader.

        EXPORT MMU_EnableICache
        EXPORT MMU_SetAsyncBusMode
  
    STARTUPTEXT
    LEAF_ENTRY StartUp
   
    b        ResetHandler  
    b        .
    b        .
    b        .               
    b        .               
    b        .               
    b        .                       
    b        .
                   
PowerOffCPU
        str                r1, [r0]                ; Enable SDRAM self-refresh
        str                r3, [r2]                ; MISCCR Setting
        str     r5, [r4]                ; Power Off !!
        b       .

    ; Resume handler code.
    ;
WAKEUP_POWER_OFF
    ; Release SCLKn after wake-up from the POWER_OFF mode.
    ldr                r1, =MISCCR
    ldr                r0, [r1]
    bic                r0, r0, #(7<<17) ; SCLK0:0->SCLK, SCLK1:0->SCLK, SCKE:L->H.
    str                r0, [r1]

    ; Set up the memory control registers.
    ;
    add     r0, pc, #SMRDATA - (. + 8)
    ldr                r1, =BWSCON             ; BWSCON Address.
    add                r2, r0, #52             ; End address of SMRDATA.
3      
    ldr                r3, [r0], #4   
    str                r3, [r1], #4   
    cmp                r2, r0               
    bne                %B3

        mov     r0, #0x2000
4
        subs    r0, r0, #1
        bne     %B4

;------------------------------------------------------------------------------
;   Recover Process : Starting Point
;
;   1. Checksum Calculation saved Data
        ldr     r5, =SLEEPDATA_BASE_PHYSICAL    ; pointer to physical address of reserved Sleep mode info data structure
        mov     r3, r5                          ; pointer for checksum calculation
        ldr     r2, =0x0
        ldr     r0, =(SLEEPDATA_SIZE-1)             ; get size of data structure to do checksum on
50       
        ldr     r1, [r3], #4                    ; pointer to SLEEPDATA
        and     r1, r1, #0x1
        mov     r1, r1, ROR #31
        add     r2, r2, r1
        subs    r0, r0, #1                      ; dec the count
        bne     %b50                            ; loop till done   

        ldr     r0,=GSTATUS3
        ldr     r3, [r0]                        ; get the Sleep data checksum from the Power Manager Scratch pad register
        cmp     r2, r3                          ; compare to what we saved before going to sleep
        bne     BringUpWinCE                    ; bad news - do a cold boot
   
;   2. MMU Enable
        ldr     r10, [r5, #SleepState_MMUDOMAIN] ; load the MMU domain access info
        ldr     r9,  [r5, #SleepState_MMUTTB]    ; load the MMU TTB info
        ldr     r8,  [r5, #SleepState_MMUCTL]    ; load the MMU control info
        ldr     r7,  [r5, #SleepState_WakeAddr ] ; load the LR address
        nop         
        nop
        nop
        nop
        nop

; if software reset
        mov     r1, #0
        teq     r1, r7
        bne     %f60
        b              BringUpWinCE

; wakeup routine
60        mcr     p15, 0, r10, c3, c0, 0          ; setup access to domain 0
        mcr     p15, 0, r9,  c2, c0, 0          ; PT address
        mcr     p15, 0, r0,  c8, c7, 0          ; flush I+D TLBs
        mcr     p15, 0, r8,  c1, c0, 0          ; restore MMU control

;   3. Jump to Kernel Image's fw.s (Awake_address)
        mov     pc, r7                          ;  jump to new VA (back up Power management stack)
        nop

BringUpWinCE
        ; bad news, data lose, bring up wince again
        mov         r0, #2
        ldr                r1, =GSTATUS2
        str                r0, [r1]
       
  LTORG   

1a2b3c

1. 
   
2.        
   
3. ;-----------------------------------
   
4. ; Steppingstone loader entry point.
   
5. ;-----------------------------------
   
6. ResetHandler
   
7.         VOLTAGECHANGE
   
8.         ldr     r0, = GPFCON
   
9.         ldr     r1, = 0x55aa      
   
10.         str     r1, [r0]
    
11. 
    
12.     ldr                r0, =WTCON       ; disable the watchdog timer.
    
13.     ldr                r1, =0x0         
    
14.     str                r1, [r0]
    
15. 
    
16.     ldr                r0, =INTMSK      ; mask all first-level interrupts.
    
17.     ldr                r1, =0xffffffff
    
18.     str                r1, [r0]
    
19. 
    
20.     ldr                r0, =INTSUBMSK   ; mask all second-level interrupts.
    
21.     ldr                r1, =0x7fff
    
22.     str                r1, [r0]
    
23. 
    
24.     ; CLKDIVN
    
25.     ldr         r0,=CLKDIVN
    
26.     ldr         r1,=0x7     ; 0x0 = 1:1:1  ,  0x1 = 1:1:2        , 0x2 = 1:2:2  ,  0x3 = 1:2:4,  0x4 = 1:4:4,  0x5 = 1:4:8, 0x6 = 1:3:3, 0x7 = 1:3:6
    
27.     str         r1,[r0]
    
28. 
    
29.         ; BATT_FLT
    
30.     ldr                r1, =MISCCR
    
31.     ldr                r0, [r1]
    
32.     bic                r0, r0, #(7<<20)
    
33.     orr                r0, r0, #(4<<20)
    
34.     str                r0, [r1]
    
35. 
    
36.     ; MMU_SetAsyncBusMode FCLK:HCLK= 1:2
    
37.     ands         r1, r1, #0x2
    
38.     beq         %F5
    
39.     bl                MMU_SetAsyncBusMode
    
40. 5
    
41. 
    
42. ; TODO: to reduce PLL lock time, adjust the LOCKTIME register.
    
43.     ldr                r0, =LOCKTIME
    
44.     ldr                r1, =0xffffff
    
45.     str                r1, [r0]
    
46.   
    
47.     ; Configure the clock PLL.
    
48.     ;      
    
49.           [ PLL_ON_START
    
50.        
    
51.         ldr                r0, =UPLLCON         
    
52.     ldr                r1, =UPLLVAL  ; Fin=16.9344MHz, Fout=48MHz.
    
53.     str                r1, [r0]
    
54. 
    
55.         nop
    
56.         nop
    
57.         nop
    
58.         nop
    
59.         nop
    
60.         nop
    
61.         nop
    
62.         nop
    
63. 
    
64.         ldr                r0, =MPLLCON         
    
65.     ldr                r1, =PLLVAL
    
66.     str                r1, [r0]
    
67. 
    
68.     mov     r0, #0x2000
    
69. 10   
    
70.     subs    r0, r0, #1
    
71.     bne     %B10
    
72.         ]
    
73. 
    
74.     ; Are we waking up from a suspended state?
    
75.     ;
    
76.     ldr                r1, =GSTATUS2
    
77.     ldr                r0, [r1]
    
78.     tst                r0, #0x2
    
79.     ; Yes?  Then go to the resume handler code...
    
80.     bne                WAKEUP_POWER_OFF
    
81. 
    
82.     ; Set up the memory control registers.
    
83.     ;
    
84.     add     r0, pc, #SMRDATA - (. + 8)
    
85.     ldr                r1, =BWSCON             ; BWSCON Address.
    
86.     add                r2, r0, #52             ; End address of SMRDATA.
    
87. 15      
    
88.     ldr                r3, [r0], #4   
    
89.     str                r3, [r1], #4   
    
90.     cmp                r2, r0               
    
91.     bne                %B15
    
92.         
    
93.     ; Turn on all LEDs.
    
94.   
    
95.     ldr                r0, =GPFCON
    
96.     ldr                r1, =0x55aa
    
97.     str                r1, [r0]
    
98.     ldr                r0, =GPFUP
    
99.     ldr                r1, =0xff
    
100.     str                r1, [r0]
     
101.     ldr                r0, =GPFDAT
     
102.     ldr                r1, =0x0
     
103.     str                r1, [r0]
     
104.      
     
105.   
     
106.   
     
107.   
     
108.   
     
109.     ; If this is a cold boot or a warm reset, clear RAM because the RAM filesystem may be
     
110.     ; bad.  If this is a software reboot (triggered by the watchdog timer), don't clear RAM.
     
111.     ;
     
112.     ldr                r1, =GSTATUS2   ; Determine why we're in the startup code.
     
113.     ldr                r10, [r1]       ;
     
114.     str          r10, [r1]       ; Clear GPSTATUS2.
     
115.     tst                r10, #0x4       ; Watchdog (software) reboot?  Skip code that clears RAM.
     
116.     bne                %F40
     
117.      
     
118.     ; Clear RAM.
     
119.     ;
     
120.     mov         r1,#0
     
121.     mov         r2,#0
     
122.     mov         r3,#0
     
123.     mov         r4,#0
     
124.     mov         r5,#0
     
125.     mov         r6,#0
     
126.     mov         r7,#0
     
127.     mov         r8,#0
     
128.        
     
129.     ldr                r0,=0x30000000   ; Start address (physical 0x3000.0000).
     
130.     ldr                r9,=0x04000000   ; 64MB of RAM.
     
131. 20       
     
132.     stmia        r0!, {r1-r8}
     
133.     subs        r9, r9, #32
     
134.     bne                %B20
     
135. 
     
136.     ; Initialize stacks.
     
137.     ;
     
138. 30
     
139.     mrs                r0, cpsr
     
140.     bic                r0, r0, #MODEMASK|NOINT
     
141.     orr                r1, r0, #SVCMODE
     
142.     msr                cpsr_cxsf, r1                  ; SVCMode.
     
143.     ldr                sp, =SVCStack
     
144.        
     
145.     ; Jump to main C routine.
     
146.     ;
     
147.     bl                main
     
148. 
     
149.     ;;; 20060404  for s/w reset
     
150. 40
     
151. ;    ldr                r4, =0x22B784
     
152.     ldr                r4, =0x200000
     
153.     add                r4, r4, #0x30000000
     
154.     mov                pc, r4
     
155.     b .
     

复制代码

lvyiyong

1. 
   
2. 
   
3.         LTORG
   
4. 
   
5. SMRDATA DATA
   
6.     ; Memory configuration should be optimized for best performance .
   
7.     ; The following parameter is not optimized.                     
   
8.     ; Memory access cycle parameter strategy
   
9.     ; 1) The memory settings is  safe parameters even at HCLK=75Mhz.
   
10.     ; 2) SDRAM refresh period is for HCLK=75Mhz.
    
11.     ;
    
12.     DCD (0+(B1_BWSCON<<4)+(B2_BWSCON<<8)+(B3_BWSCON<<12)+(B4_BWSCON<<16)+(B5_BWSCON<<20)+(B6_BWSCON<<24)+(B7_BWSCON<<28))
    
13.     DCD ((B0_Tacs<<13)+(B0_Tcos<<11)+(B0_Tacc<<8)+(B0_Tcoh<<6)+(B0_Tah<<4)+(B0_Tacp<<2)+(B0_PMC))   ;GCS0
    
14.     DCD ((B1_Tacs<<13)+(B1_Tcos<<11)+(B1_Tacc<<8)+(B1_Tcoh<<6)+(B1_Tah<<4)+(B1_Tacp<<2)+(B1_PMC))   ;GCS1
    
15.     DCD ((B2_Tacs<<13)+(B2_Tcos<<11)+(B2_Tacc<<8)+(B2_Tcoh<<6)+(B2_Tah<<4)+(B2_Tacp<<2)+(B2_PMC))   ;GCS2
    
16.     DCD ((B3_Tacs<<13)+(B3_Tcos<<11)+(B3_Tacc<<8)+(B3_Tcoh<<6)+(B3_Tah<<4)+(B3_Tacp<<2)+(B3_PMC))   ;GCS3
    
17.     DCD ((B4_Tacs<<13)+(B4_Tcos<<11)+(B4_Tacc<<8)+(B4_Tcoh<<6)+(B4_Tah<<4)+(B4_Tacp<<2)+(B4_PMC))   ;GCS4
    
18.     DCD ((B5_Tacs<<13)+(B5_Tcos<<11)+(B5_Tacc<<8)+(B5_Tcoh<<6)+(B5_Tah<<4)+(B5_Tacp<<2)+(B5_PMC))   ;GCS5
    
19.     DCD ((B6_MT<<15)+(B6_Trcd<<2)+(B6_SCAN))                                                        ;GCS6
    
20.     DCD ((B7_MT<<15)+(B7_Trcd<<2)+(B7_SCAN))                                                        ;GCS7
    
21.     DCD ((REFEN<<23)+(TREFMD<<22)+(Trp<<20)+(Trc<<18)+(Tchr<<16)+REFCNT)   
    
22.    
    
23.     DCD (0x32|0x80)     ; SCLK power saving mode, BANKSIZE 128M/128M, 4-burst.
    
24. 
    
25.     DCD 0x20            ; MRSR6 CL=3clk.
    
26.     DCD 0x20            ; MRSR7.
    
27. 
    
28. 
    
29. ;------------------------------------
    
30. ; MMU Cache/TLB/etc on/off functions
    
31. ;------------------------------------
    
32. R1_I        EQU        (1<<12)
    
33. R1_C        EQU        (1<<2)
    
34. R1_A        EQU        (1<<1)
    
35. R1_M          EQU        (1)
    
36. R1_iA        EQU        (1<<31)
    
37. R1_nF         EQU        (1<<30)
    
38. 
    
39. ; void MMU_EnableICache(void);
    
40. ;
    
41.     LEAF_ENTRY MMU_EnableICache       
    
42.    
    
43.     mrc         p15, 0, r0, c1, c0, 0
    
44.     orr         r0, r0, #R1_I
    
45.     mcr         p15, 0, r0, c1, c0, 0
    
46.     mov         pc, lr
    
47. 
    
48. ; void MMU_SetAsyncBusMode(void);
    
49. ; FCLK:HCLK= 1:2
    
50. ;
    
51.     LEAF_ENTRY MMU_SetAsyncBusMode
    
52.     mrc         p15, 0, r0, c1, c0, 0
    
53.     orr         r0, r0, #R1_nF:OR:R1_iA
    
54.     mcr         p15, 0, r0, c1, c0, 0
    
55.     mov         pc, lr
    
56. 
    
57. 
    
58. ; NAND code...
    
59. ;
    
60. A410_BASE_ADDR        EQU        0x2000000
    
61. 
    
62. ;;;        MACRO
    
63. ;;;        LDR4STR1 $src,$tmp1,$tmp2       
    
64. ;;;        ldrb        $tmp1,[$src]
    
65. ;;;        ldrb        $tmp2,[$src]
    
66. ;;;        orr                $tmp1,$tmp1,$tmp2,LSL #8
    
67. ;;;        ldrb        $tmp2,[$src]
    
68. ;;;        orr                $tmp1,$tmp1,$tmp2,LSL #16
    
69. ;;;        ldrb        $tmp2,[$src]
    
70. ;;;        orr                $tmp1,$tmp1,$tmp2,LSL #24
    
71. ;;;        MEND
    
72. 
    
73.         EXPORT        __RdPage512
    
74. __RdPage512
    
75.         ;input:a1(r0)=pPage
    
76.         stmfd        sp!,{r1-r11}
    
77. 
    
78.         ldr        r1,=0x4e000010  ;NFDATA
    
79.         mov        r2,#0x200
    
80. 10       
    
81.         ldr         r4,[r1]
    
82.         ldr         r5,[r1]
    
83.         ldr         r6,[r1]
    
84.         ldr         r7,[r1]
    
85.         ldr         r8,[r1]
    
86.         ldr         r9,[r1]
    
87.         ldr         r10,[r1]
    
88.         ldr         r11,[r1]
    
89.         stmia                r0!,{r4-r11}
    
90.         subs                r2,r2,#32
    
91.         bne                        %B10
    
92. 
    
93.         ldmfd                sp!,{r1-r11}
    
94.         mov                        pc,lr
    
95. 
    
96. 
    
97.     END
    
98. 
    

复制代码

NBOOT起来了，但EBOOT无法执行！
我在EBOOT里面点灯！没反应！ 看过有人说是SDRAM没有起来！ 但我不知道怎么改了！

gtongy

这个问题太大了

jiqimao

能调试不？

wwm514

调试环境有点恼火！只能用J-TAG！
烧写 EBOOT就傻了！   
----------
我的EBOOT.nb0前4K基本上时零，所以就烧bin了！
这个应该没问题吧？
-------------

1. 
   
2. SMRDATA DATA
   
3.     ; Memory configuration should be optimized for best performance .
   
4.     ; The following parameter is not optimized.                     
   
5.     ; Memory access cycle parameter strategy
   
6.     ; 1) The memory settings is  safe parameters even at HCLK=75Mhz.
   
7.     ; 2) SDRAM refresh period is for HCLK=75Mhz.
   
8.     ;
   
9.     DCD (0+(B1_BWSCON<<4)+(B2_BWSCON<<8)+(B3_BWSCON<<12)+(B4_BWSCON<<16)+(B5_BWSCON<<20)+(B6_BWSCON<<24)+(B7_BWSCON<<28))
   
10.     DCD ((B0_Tacs<<13)+(B0_Tcos<<11)+(B0_Tacc<<8)+(B0_Tcoh<<6)+(B0_Tah<<4)+(B0_Tacp<<2)+(B0_PMC))   ;GCS0
    
11.     DCD ((B1_Tacs<<13)+(B1_Tcos<<11)+(B1_Tacc<<8)+(B1_Tcoh<<6)+(B1_Tah<<4)+(B1_Tacp<<2)+(B1_PMC))   ;GCS1
    
12.     DCD ((B2_Tacs<<13)+(B2_Tcos<<11)+(B2_Tacc<<8)+(B2_Tcoh<<6)+(B2_Tah<<4)+(B2_Tacp<<2)+(B2_PMC))   ;GCS2
    
13.     DCD ((B3_Tacs<<13)+(B3_Tcos<<11)+(B3_Tacc<<8)+(B3_Tcoh<<6)+(B3_Tah<<4)+(B3_Tacp<<2)+(B3_PMC))   ;GCS3
    
14.     DCD ((B4_Tacs<<13)+(B4_Tcos<<11)+(B4_Tacc<<8)+(B4_Tcoh<<6)+(B4_Tah<<4)+(B4_Tacp<<2)+(B4_PMC))   ;GCS4
    
15.     DCD ((B5_Tacs<<13)+(B5_Tcos<<11)+(B5_Tacc<<8)+(B5_Tcoh<<6)+(B5_Tah<<4)+(B5_Tacp<<2)+(B5_PMC))   ;GCS5
    
16. [color=#FF0000]    DCD ((B6_MT<<15)+(B6_Trcd<<2)+(B6_SCAN))                                                        ;GCS6
    
17.     DCD ((B7_MT<<15)+(B7_Trcd<<2)+(B7_SCAN))                                                        ;GCS7[/color]
    
18.     DCD ((REFEN<<23)+(TREFMD<<22)+(Trp<<20)+(Trc<<18)+(Tchr<<16)+REFCNT)   
    
19.    
    
20.     DCD (0x32|0x80)     ; SCLK power saving mode, BANKSIZE 128M/128M, 4-burst.
    
21. 
    
22.     DCD 0x20            ; MRSR6 CL=3clk.
    
23.     DCD 0x20            ; MRSR7.
    

复制代码

这些代码是不是有做SDRAM的初始化的！  不知道怎么用？

pipingtom

如果在NBOOT的读nand操作中出现ECC校验错误，该怎么解决？

aideyuyan

J-TAG可以调试吗？可以在memory里跑起来吗？

shenxing

可以先烧写在nand里面在 看

liuyi17

我的EBOOT.nb0前4K基本上时零，所以就烧bin了！
这个应该没问题吧？

这个可以吗？？nboot复制它到RAM的时候不会解压缩的吧？

wenhanbin

这个....
之前用的不是NBOOT+EBOOT的模式来引导！
就是一个被叫做BIOS的引导程序 ，它就是BIN格式的！
也是通过J-TAG来烧写的！
-------------------------------------
为什么我的EBOOT.nb0会出现前4K为零呢

xiangyata

烧bin应该不可以吧，内部空间划分就全白做了

你看一下生成eboot.nb0的那个bat文件，那个批处理就是把一群文件copy到一起，找找哪个文件在第一个，那个文件为什么前4k数据都是0x0

lordice

引用 11 楼 aaassd_cn 的回复:
烧bin应该不可以吧，内部空间划分就全白做了

你指的是config.bib中的划分吗？
在bib中没有体现？

wlwaw33adg

楼主问题解决了吗？遇到相同问题！把结果贴出来分享下！