74hc4046环路滤波器设计

3388688476

74hc4046环路滤波器设计 [复制链接]

PLLsim设计74HC4046时，电荷泵电流Icp和VCO控制灵敏度Kv该用多少合适呢？麻烦大佬解答解答

gmchen

问题有几个，一个一个解决吧。

一、74HC4046的鉴相器有3个，分别是异或门、JK触发器与鉴相鉴频器（PFD），器件上标注为PC1、PC3与PC2。其中PC1与PC3直接就是高低电平输出，所以不存在电荷泵的问题。PC2（鉴相鉴频器）是三态输出，但它不是电荷泵输出，而是高电平、低电平、高阻这三种输出状态。芯片也没有提供设定输出电流的地方。所以楼主的这个问题不成立。

用电荷泵输出的4046是它的改进型，型号是9046。似乎很少见到这个芯片。

另外还有一些PLL芯片是电荷泵输出的，例如ADF4001，它依靠内部寄存器设定电荷泵电流。

gmchen

问题二、VCO的控制灵敏度。

HC4046的VCO是一个电流控制的RC张弛振荡器，由2个外部电阻确定其控制电流。其中一个电阻（引脚12）提供一个固定的偏置电流，另一个电阻（引脚11）提供的电流受控制电压的控制。这些电流与定时电容共同确定了VCO的受控振荡频率，包括振荡中心频率与振荡频率范围。这个中心频率与频率范围基本上就确定了VCO的压控灵敏度。

但是这个中心频率与频率范围受到PLL工作目标的约束。例如要做一个频率合成器，频率合成器的输出频率范围是预定的，则VCO的振荡频率范围不能小于频率合成器的需求频率范围。由于VCO的控制电压范围大致是确定的（在电源电压确定以后），VCO的振荡频率范围越大则控制灵敏度就越大，所以VCO的压控灵敏度不是设计者可以随便指定的。上述例子中，VCO 的压控灵敏度可以取得大一些，但是过大的压控灵敏度会带来输出相位噪声的增加，所以要在满足需求的条件下选择合适的压控增益。

gmchen

第三、楼主开始说用PLLsim设计74HC4046。

这应该是一个仿真软件吧？我没有用过，也不清楚它的设计过程。上面的所有回答，都是基于实际的74HC4046芯片构成的实际电路。

通常在实际应用芯片设计锁相环电路时，我的做法是：先根据实际需求确定VCO的振荡中心频率与振荡频率范围，这样就将压控增益确定下来。然后根据实际需求选择鉴相器，大部分情况下会选择PFD（芯片的PC2），然后就可以设计环路滤波器了。基本上环路滤波器设计完毕，一个锁相环应用电路也就设计完成了，其余部分的设计大部分都很简单。

gmchen

本人在这个网站有一个关于锁相环的系列帖子，第一篇的地址是https://bbs.eeworld.com.cn/thread-607483-1-1.html，可供参考。

3388688476

gmchen 发表于 2024-7-10 13:16 本人在这个网站有一个关于锁相环的系列帖子，第一篇的地址是https://bbs.eeworld.com.cn/thread-607483-1-1 ...

谢了谢了

oldxukaiming

gmchen 发表于 2024-7-10 13:16 本人在这个网站有一个关于锁相环的系列帖子，第一篇的地址是https://bbs.eeworld.com.cn/thread-607483-1-1 ...

你这是不是出书了,我怎么找不到书啊

maychang

oldxukaiming 发表于 2025-1-7 14:49 你这是不是出书了,我怎么找不到书啊

gmchen老师贴出的网址是他写的一系列帖子。gmchen老师出的书，在本站没有电子版。

gmchen

oldxukaiming 发表于 2025-1-7 14:49 你这是不是出书了,我怎么找不到书啊

这一系列帖子，实际上是根据我对大学生电子竞赛的辅导讲义整理后的结果，并没有出版成书。