238|3

3019

帖子

0

TA的资源

纯净的硅(高级)

out出不来 [复制链接]

我用modesim仿真

register.v:

module register8(ena,clk,data,rst,out);
input ena,clk,rst;
input [7:0] data;
output [7:0] out;
wire [7:0] data;
reg[7:0] out;
  always @(posedge clk)
        if (!rst)
          out = 0;
        else if (ena)
          out = data;  
 //閾忕晫鍔у▽鈩冩箒閸愭獔lse妞ょ櫢绱濋弰鍓у姧婵″倹鐏塭na娑撹桨缍嗛悽闈涢挬閿涘苯宓嗘担鎸庢闁界喎褰夐崠鏍电礉data閸欐ê瀵查敍灞肩稻out娴犲秳绻氶幐浣风瑝閸?
endmodule


register1.v

// Copyright (C) 1991-2013 Altera Corporation
// Your use of Altera Corporation's design tools, logic functions 
// and other software and tools, and its AMPP partner logic 
// functions, and any output files from any of the foregoing 
// (including device programming or simulation files), and any 
// associated documentation or information are expressly subject 
// to the terms and conditions of the Altera Program License 
// Subscription Agreement, Altera MegaCore Function License 
// Agreement, or other applicable license agreement, including, 
// without limitation, that your use is for the sole purpose of 
// programming logic devices manufactured by Altera and sold by 
// Altera or its authorized distributors.  Please refer to the 
// applicable agreement for further details.

// *****************************************************************************
// This file contains a Verilog test bench template that is freely editable to  
// suit user's needs .Comments are provided in each section to help the user    
// fill out necessary details.                                                  
// *****************************************************************************
// Generated on "06/08/2024 07:43:11"
                                                                                
// Verilog Test Bench template for design : register8
// 
// Simulation tool : ModelSim (Verilog)
// 

`timescale 1 ns/ 100 ps
module register8_vlg_tst();
// constants                                           
// general purpose registers

// test vector input registers
reg clk;
reg [7:0] data;
reg ena;
reg rst;
// wires                                               
wire [7:0]  out;

// assign statements (if any)                          
register8 i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.data(data),
	.ena(ena),
	.out(out),
	.rst(rst)
);
initial                                                
begin                                                  
// code that executes only once                        
// insert code here --> begin                          
    clk=0;
		#5 clk=~clk;
// --> end                                             
                       
end                                                    
 initial                                              
// optional sensitivity list                           
// @(event1 or event2 or .... eventn)                  
begin                                                  
// code executes for every event on sensitivity list   
// insert code here --> begin                          
 #10 rst=0;
#10 rst=1;
#10 ena=1;
#10 data=16'h55;
 #10 data=16'haa;
 #10 data=16'h46;
  #10 $stop;                                           
// --> end                                             
end                                                    
endmodule

仿真效果图:
 

2.jpg
请问高手,哪里出错了?谢谢!

 

最新回复

testbench中第54行前面加个always,你这时钟一直为1,结果肯定不对。   详情 回复 发表于 2024-6-8 10:21
个人签名为江山踏坏了乌骓马,为社稷拉断了宝雕弓。

回复
举报

4127

帖子

12

TA的资源

版主

设置中断,二分查找吧

回复

375

帖子

0

TA的资源

一粒金砂(高级)

testbench中第54行前面加个always,你这时钟一直为1,结果肯定不对。

点评

谢谢!  详情 回复 发表于 2024-6-9 07:44

回复

3019

帖子

0

TA的资源

纯净的硅(高级)

00750 发表于 2024-6-8 10:21 testbench中第54行前面加个always,你这时钟一直为1,结果肯定不对。

谢谢!

个人签名为江山踏坏了乌骓马,为社稷拉断了宝雕弓。

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

推荐帖子
局域网网速变慢的故障细致分析

  计算机网络发生故障是不可避免的。网络故障诊断是网络管理的重要工作。一般当网络发生信息不通、不能浏览Web等连通性故 ...

研发的对口专业硕士参考薪资

2005年国内各大公司的薪酬一览     日本SONY(索尼) 1万/月,仅要研究生        韩国三星电子中国总部 25万/年      ...

QuartusII仿真警告信息原因解析

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时 ...

DIY五路独立输出可调电源

经常用到各种用电设备的你,是不是总是为各种特殊规格的输出电源而头疼?今天DIYer就教你制作一款整合电源,不仅可以同时输出五 ...

【收藏】从android2.3.3到android4.2:最全的android系统源码下载大集合

本帖最后由 gooogleman 于 2014-3-19 11:47 编辑 115网盘下载,android源码大集合,包括2.3.3、2.3.4(新增)、2.3.5、2.3.7、4 ...

每周一题,放松心情,开阔思维

该数学问题不需要高级的数学理论来解决,可能是相当简单或者适度的困难 出题者已经有意地避开了特别简单或者困难的问题 然 ...

直播FAQ:基于迈来芯第二代位置传感器优化设计的新一代产品

直播主题:基于迈来芯第二代位置传感器优化设计的新一代产品,更高的性能和富有竞争力的成本 内容简介:本次研讨会,主要 ...

TI【LP_MSPM0L1306开发板】测评——热敏电阻控制LED以及RGB灯

热敏电阻采集温度信息并控制LED以及RGB 硬件组成 通过查看LaunchPad MSPM0L1306的原理图可知,热敏电路的原理图如图所示。 ...

STM32与PCF8563的逻辑电路

最近在做一个基于STM32的项目,使用了PCF8563的实时时钟芯片,以前用的是DS1307。 在替换RTC芯片后有两个问题: 1.P ...

大电流输出并联2个MOS管如何均流,MOS管所选封装是不是太小了?

看到一个汽车的PDU域控主板,上面有两路120A的输出是经过4个MOS管(用的是捷捷微电子的JMSH0601AGQ)背靠背2路并联实现的输出控 ...

关闭
站长推荐上一条 1/10 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表