《电子硬件工程师入职图解手册——硬件知识篇》第二章 电子硬件通用知识（3）芯片电平

皓月光兮非自明

《电子硬件工程师入职图解手册——硬件知识篇》第二章 电子硬件通用知识（3）芯片电平 [复制链接]

第二章 电子硬件通用知识

（四）芯片电平

1、芯片拉电流、灌电流、吸电流

                ①输入模式下

                    吸电流：将外部电平通过芯片内部回路连接到GND。

                ②输出模式下

                    灌电流：芯片流出电流。

                    拉电流：芯片流入电流。

 

2、芯片I/O输出阻抗

        单端信号输出阻抗的电平结构

序号	I/O接口	标准名称	简单描述
1	TTL和CMOS兼容标准	JESD18A	使用该接口标准的信号判断门限值、输出输入电流、匹配终端电阻、输出阻抗计算方式等信息
2	LVTTL电平	JESD8-5A-019
3	SSTL_3（3.3V）	JESD8-8
4	SSTL_2（2.5V）	JESD8-9B
5	SSTL_18（1.8V）	JESD8-15A
6	HSTL	JESD8-6

 

            在JESD8-15A标准中，输出阻抗计算公式为：

 

 

 

3、逻辑电平转换方法

逻辑电平	TTL	（1）TTL指晶体管逻辑电平； （2）晶体管是电流控制器件，且输出电阻较小； （3）晶体管逻辑电平切换速度快，但功耗要比CMOS结构高。
	CMOS	（1）CMOS指MOS管逻辑电平； （2）MOS管是电压控制器件，且输入电阻较大； （3）MOS管逻辑电平切换速度慢，但功耗要比TTL结构低； （4）CMOS器件的输入阻抗极大，外界微小的干扰就能引起电平反转，因此CMOS器件上未使用的输入引脚应做上下拉处理，严禁浮空。
低压逻辑电平	LVTTL	——
	LVCMOS	——
其他	SSTL、HSTL等	——

lugl4313820

TTL电平的临界点是几伏呀，比如3.3V的电平，那多少伏是高低电平的分界点呢，书上有说吗？

皓月光兮非自明

lugl4313820 发表于 2024-3-18 12:38 TTL电平的临界点是几伏呀，比如3.3V的电平，那多少伏是高低电平的分界点呢，书上有说吗？

有的，参考如下：

 

lugl4313820

皓月光兮非自明 发表于 2024-3-24 23:45 有的，参考如下：  

还有1.8V电平的，他又是怎么来区分的呀？

皓月光兮非自明

lugl4313820 发表于 2024-3-25 07:36 还有1.8V电平的，他又是怎么来区分的呀？

一般还是和IC设计方的需求设计为准，响应范围一般受设计的应用环境浮动增加或减少，但响应上下限区间主要由制造方的工艺水平确定