【 国产FPGA安路 高集成低功耗SF1系列FPSoC】 第6篇 UART发送

常见泽1

【 国产FPGA安路 高集成低功耗SF1系列FPSoC】 第6篇 UART发送 [复制链接]

 

一 UART协议

UART协议格式信号线上空闲的时候为高电平，当出现下跳到低电平的时候表示数据的起始位，接着是先发送低位（LSB）后发送高位（MSB）的数据流，后面可以加奇偶校验位(也可以不加，无校验)，最后加停止位，停止位长度是可以定义的。

 

在信息传输中，携带数据信息的信号单元叫码元，每秒钟通过信号传输的码元数称为码元的传输速率，简称波特率，单位为“波特每秒（Bps）”。串口常见的波特率有9600、 115200 等

 

 

二 编写

本例入门级简单的试验，准备固定bps为9600，每秒可以传输9600个bit的数据，发送 1bit 数据的时间为一个波特，即 1/9600 秒，晶振为25MHz(周期40ns)计数，需要计数的个数为 cnt = (1s * 10^9)ns /9600bit)ns / 40ns ≈ 2604 个系统时钟周期，即每个 bit 数据之间的间隔要在 50MHz 的时钟频率下计数 2604 次

parameter CLK_FREQ = 25000000; //系统时钟频率

parameter UART_BPS = 9600; //串口波特率

localparam BPS_CNT = CLK_FREQ/UART_BPS; //为得到指定波特率，对系统时钟计数BPS_CNT次



always @(posedge sys_clk or negedge sys_rst_n) begin

if (!sys_rst_n) begin

tx_flag <= 1'b0;

end

else if (en_flag) begin //检测到发送使能上升沿

tx_flag <= 1'b1; //进入发送过程

else if ((tx_cnt == 4'd10) ) begin

tx_flag <= 1'b0; //发送过程结束end

else begin

tx_flag <= tx_flag;

end

end

 

 

 

 

 

always @(posedge sys_clk or negedge sys_rst_n) begin

if (!sys_rst_n)

uart_txd <= 1'b1;

else if (tx_flag)

case(tx_cnt)

4'd0: uart_txd <= 1'b0; //起始位

4'd1: uart_txd <= 1'b0; //data[0];

4'd2: uart_txd <= 1'b1; //data[1];

4'd3: uart_txd <= 1'b0; //data[2];

4'd4: uart_txd <= 1'b1; //data[3];

4'd5: uart_txd <= 1'b0; //data[4];

4'd6: uart_txd <= 1'b1; //data[5];

4'd7: uart_txd <= 1'b0; //data[6];

4'd8: uart_txd <= 1'b1; //data[7];

4'd9: uart_txd <= 1'b1; //停止位

default: uart_txd <= 1'b1;

endcase

else

uart_txd <= 1'b1; //空闲时高电平

end

 

endmodule

 

 

 

 

 

三 管脚

 

EEWORLDIMGTK2

板载的usb转uart口

四测试

下载后进行测试

EEWORLDIMGTK3

 

 

 

下载后按下按键，开始发送数据1010 10101(0xAA)

EEWORLDIMGTK4

 

 

上一个是发送固定的数据，改成按一下按键，发送0 然后再按一次往上累加

always @(posedge sys_clk or negedge sys_rst_n) begin

if (!sys_rst_n)

uart_txd <= 1'b1;

else if (tx_flag)

case(tx_cnt)

4'd0: uart_txd <= 1'b0; //起始位

4'd1: uart_txd <= data[0]; //data[0];

4'd2: uart_txd <= data[1];//1'b1; //data[1];

4'd3: uart_txd <= data[2];//1'b0; //data[2];

4'd4: uart_txd <= data[3];//1'b1; //data[3];

4'd5: uart_txd <= data[4];//1'b0; //data[4];

4'd6: uart_txd <= data[5];//1'b1; //data[5];

4'd7: uart_txd <= data[6];//1'b0; //data[6];

4'd8: uart_txd <= data[7];//1'b1; //data[7];

4'd9: uart_txd <= 1'b1; //停止位

default: uart_txd <= 1'b1;

endcase

else

uart_txd <= 1'b1; //空闲时高电平

end

 

测试结果

 

lugl4313820

从原理到实践，分享非常优秀，期待精彩继续！