求FPGA波形发生器mine4的仿真图

fastlin

求FPGA波形发生器mine4的仿真图 [复制链接]

源代码开头：entity mine4 is
  port(clk:in std_logic;                                                  
       set,clr,up,down,zu,zd:in std_logic;                              
       posting:in std_logic;                                             
       u0,d0,sw:in std_logic;                                               
    ss:in std_logic_vector(3 downto 0);                                    
    sss:in std_logic_vector(4 downto 0);                                
    Data3,Data2,Data1,Data0:in std_logic_vector(3 downto 0);            
   p180:out std_logic;                                                  
   lcd:out std_logic_vector(7 downto 0);                                 
   shift:out std_logic_vector(3 downto 0);                              
   dd,a:out std_logic_vector(7 downto 0));                              
end mine4;
源代码叫mine4,网上容易搜到。
请问输出信号是怎么设置的？有人在quartus上运行仿真出的波形图是什么样子呢？