高云FPGA使用DDR剩余引脚使用问题

littleshrimp

高云FPGA使用DDR剩余引脚使用问题 [复制链接]

 

在早期高云的DDR设计参考手册里高云FPGA DDR3的设计参考手册 ，FPGA如果使用1：4模式模式下一个差分对如果有一个引脚用作DDR，另一个引脚只能做简单输入，比如按键或开关。

因为引脚资源问题，我希望能把不使用的引脚用到高速输入上，比如100MHz的输入。为了确定这个问题，我12月27号给高云技术支持打了电话，那边确认后给我的回复是只能用在按键上，100MHz的输入太高了。建议我使用GW5A型号，说25K比18K价格更有优势，也不存在引脚的这个问题。

 

然而今天在官网上查看这个文档时发现相应的介绍没了，文档已于12月28日更新。

 

对应的介绍变为下图这样，去掉了利用引脚只能作为输入的说明，好像可以理解为即可以输入也可以输出，只要不用在DDR上就可以。

 

 

haocede

我是来挖矿的，搂着这个帖子是我感兴趣跟要学的，有更详细的讲解说明就好了，比如引脚输出信号用于什么控制之类的， 我是小白，不太懂，描述的不准确勿笑话

942953540

6666666