3.时钟
时钟源包括*外部晶振 XTAL、内部 RC 振荡器和锁相环 PLL *等,时钟源能够产生各种不同频率,不同精度的时钟。
功能时钟 CLK_TOP 是对时钟源进行选择和分频后的时钟
系统中有 8 个时钟源,所以每个功能时钟有一个 8 选 1 的多路选择器进行时钟源选择,
各功能时钟已预先设置了时钟源选择和分频系数
- ADC 和 DAC 的功能时钟采用两级多路选择结构,用以支持任意个 ADC 或任意个 DAC 同步工作或异步工作
- CLK_TOP_ADCx 和 CLK_TOP_DACx 默认依次选择 CLK_TOP_AHB
- 该结构使任意个 ADC 或 DAC 能够以相同的时钟工作或者各自工作在独立的时钟频率。