1468|2

9805

帖子

24

TA的资源

版主

楼主
 

高云云源软件报: Instance 'u_dhcen_clk_x2p' should drive instance 'u_clkdiv'原因 [复制链接]

 

以前遇到过这个问题这次又遇到了,原因是2个模块都用到相同频率的时钟,使用assign clk2=clk1造成的。

使用PLL重新生成clk2,或者在rpll里clkout输出clk1的时候通过clkoutp输出clk2可以解决这个问题。

不确定还有没有其它解决办,对FPGA了解不多。

最新回复

不是很了解,试试使用PLL重新生成clk2,或者在rpll里clkout输出clk1的时候通过clkoutp输出clk2。   详情 回复 发表于 2023-4-13 19:14
点赞 关注
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 

回复
举报

4856

帖子

3

TA的资源

版主

沙发
 

不是很了解,试试使用PLL重新生成clk2,或者在rpll里clkout输出clk1的时候通过clkoutp输出clk2。

 
 
 

回复

9805

帖子

24

TA的资源

版主

板凳
 

"通过clkoutp输出clk2"这种方法不可行,clkoutp只能对clkin进行相位和占空比的调节,不能倍频,而clkoutd最大时钟只能是cokout的1/2不能满足要求。

只能使用PLL资源,因为GW1N只有2个PLL,用完就没PLL可用了。

个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表