1767|1

30

帖子

0

TA的资源

一粒金砂(中级)

rk3568硬件开发笔记(第四篇 ) 固态硬盘电路设计 [复制链接]

rk3568硬件开发笔记(第四篇 ) 固态硬盘电路设计

 

开发板上使用标准 PCIe3.0 连接座,可安装外部 PCIe 板卡进行通信。

  工作模式:Root Complex(RC)。

  链路支持 4 lane 数据接口。

  100MHz 时钟是由外挂时钟芯片提供的。

image-20230305153457-1.png  

 

第一节:pcie3.0接口CPU端

image-20230305153458-2.png  

主要网络有2组TX、2组RX、1组clk,以及1组供电,分别是0.9和1.8V;

差分线需要做100 Ohm阻抗控制,其中R500是参考电阻可调节驱动能力;

 

第二节:pcie3.0接口电路

image-20230305153458-3.png  

说明:

1、接口采用M.2连接器,接口类型M-KEY,75PIN;

2、2组TX信号加耦合电容,一般为100pf;

3、其他信号有复位、唤醒、和参考时钟;

4、PCIE3.0默认接SSD固态硬盘,电流一般在3A以内,电压3.3V;

 

第三节:rk3568 pcie3.0对于clk的处理

image-20230305153458-4.png  

 

RK开发文档明确指出,PCIE30和EP设备连接,CLK信号需要外接

因此增加PI6C557-03BLE时钟发生器,

image-20230305153458-5.png  

时钟发生器外围电路说明:

1、时钟发生器1 2 3 8脚通过上拉/下拉电阻进行配置,

2、需要外挂25MHZ晶振,匹配电容选8.2pf;

3、如果主板走 50ohm阻抗

那么R2016 = 475ohm 提供的 IREF=f 2.32 mA . 输出电流 ( IOH ) i= 6 * IREF .6x2.32X50=696mV

4、时钟信号输入输出上面加33R匹配电阻,对接加49.9R;

 

 

 

附图

以上电路设计基于下图新创云R680A-Q2开发板

 

image-20230305153458-6.png  

此帖出自ARM技术论坛

最新回复

以上电路设计基于下图新创云R680A-Q2开发板。这个还是第一次听说。   详情 回复 发表于 2023-3-6 08:50

回复
举报

6644

帖子

9

TA的资源

版主

以上电路设计基于下图新创云R680A-Q2开发板。这个还是第一次听说。

此帖出自ARM技术论坛

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表