登录注册
论坛
纯净的硅(中级)
660
1
EQ6HL45_Board-Top_HD.jpg (1.09 MB, 下载次数: 1) 下载附件 保存到相册 2022-10-26 01:25 上传
EQ6HL45_Board-Top_HD.jpg (1.09 MB, 下载次数: 1)
下载附件 保存到相册
2022-10-26 01:25 上传
核心板50MHz有源晶振的电源,采用22Ω电阻串联到主电源,进行电源噪声隔离。 VCC_INT电源通过2个0Ω电阻短接到VCC_1.1V。 VCC_1.1V为了减少纹波,相比VCC_3.3V,采用了较小的电感(1.5uH vs 4.7uH)。 QSPI-Flash采用国产(珠海创飞芯)。 QSPI-Flash到FPGA的22Ω串联电阻(阻抗匹配、高速信号完整性)。 FPGA芯片的启动模式M0/1/2的默认上下拉电阻设置为‘101’,即SPI-Master模式,上电后FPGA作为SPI-Master,从SPI-Slave(Flash)芯片中加载配置文件。 核心板4组LVDS引脚具有50Ω对VCCO/GND的并联电阻。
核心板50MHz有源晶振的电源,采用22Ω电阻串联到主电源,进行电源噪声隔离。
VCC_INT电源通过2个0Ω电阻短接到VCC_1.1V。
VCC_1.1V为了减少纹波,相比VCC_3.3V,采用了较小的电感(1.5uH vs 4.7uH)。
QSPI-Flash采用国产(珠海创飞芯)。
QSPI-Flash到FPGA的22Ω串联电阻(阻抗匹配、高速信号完整性)。
FPGA芯片的启动模式M0/1/2的默认上下拉电阻设置为‘101’,即SPI-Master模式,上电后FPGA作为SPI-Master,从SPI-Slave(Flash)芯片中加载配置文件。
核心板4组LVDS引脚具有50Ω对VCCO/GND的并联电阻。
扩展板SD只连接了SD规范中的SPI模式的引脚,没有SD模式的引脚,差评。 以太网RGMII高速信号线匹配阻抗33Ω。 引出外围IO引脚都串联有33Ω的阻抗匹配电阻。 JTAG接口的IO引脚配有ESD保护的钳位二极管。并且通过阻抗匹配电阻22Ω,连接到FPGA芯片。
扩展板SD只连接了SD规范中的SPI模式的引脚,没有SD模式的引脚,差评。
以太网RGMII高速信号线匹配阻抗33Ω。
引出外围IO引脚都串联有33Ω的阻抗匹配电阻。
JTAG接口的IO引脚配有ESD保护的钳位二极管。并且通过阻抗匹配电阻22Ω,连接到FPGA芯片。
ECU-L2-Debugger_teardown-1.jpg (244.11 KB, 下载次数: 0) 下载附件 保存到相册 2022-10-26 01:25 上传 从图中可以看出,调试器采用USB_FT245-FIFO_FPGA的架构,FPGA正是采用的eHiWAY自家的EQ6GL9LL-2TQG144I芯片,50MHz有源晶振和QSPI-Flash配置芯片,引出到外部IO针脚的信号线上配有ESD保护的钳位二极管。 ECU-L2-Debugger_teardown-2.jpg (1.12 MB, 下载次数: 0) 下载附件 保存到相册 2022-10-26 01:25 上传 很好的外壳和外包装显示产品面板。
ECU-L2-Debugger_teardown-1.jpg (244.11 KB, 下载次数: 0)
从图中可以看出,调试器采用USB_FT245-FIFO_FPGA的架构,FPGA正是采用的eHiWAY自家的EQ6GL9LL-2TQG144I芯片,50MHz有源晶振和QSPI-Flash配置芯片,引出到外部IO针脚的信号线上配有ESD保护的钳位二极管。
ECU-L2-Debugger_teardown-2.jpg (1.12 MB, 下载次数: 0)
很好的外壳和外包装显示产品面板。
核心板LED:DONE和INIT_B的作用 核心板DCDC芯片BL9309的电路各点信号波形测试。 扩展板DCDC芯片MP1482的电路各点信号波形测试。 扩展板FT232HL芯片同时作为USB2UART+USB2JTAG和USB2FIFO,用于调试FPGA内部软核的可行性。 粗略浏览FT232H芯片手册,只能支持一个模式,可以尝试充分利用该芯片进行开发测试 并结合先有的FT系列芯片进行开发。
核心板LED:DONE和INIT_B的作用
核心板DCDC芯片BL9309的电路各点信号波形测试。
扩展板DCDC芯片MP1482的电路各点信号波形测试。
粗略浏览FT232H芯片手册,只能支持一个模式,可以尝试充分利用该芯片进行开发测试
并结合先有的FT系列芯片进行开发。
扫一扫,分享给好友
五彩晶圆(高级)
6593
0
哪个是外部IO针脚的信号线上配的ESD保护钳位二极管,,,
一粒金砂(中级)
34
看了中科亿海微EQ6HL45开发平台硬件分析,有一定了解,好
Jacktang 发表于 2022-10-26 08:41 哪个是外部IO针脚的信号线上配的ESD保护钳位二极管,,,
如图:
image.png (2.58 MB, 下载次数: 0) 下载附件 保存到相册 2022-10-26 22:37 上传
image.png (2.58 MB, 下载次数: 0)
2022-10-26 22:37 上传
一粒金砂(高级)
115
纯净的硅(初级)
409
7
国产芯片FPGA是不是更贵呢
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »