1315|0

3243

帖子

0

TA的资源

纯净的硅(高级)

楼主
 

带$value$plusargs的条件执行的问题 [复制链接]

我正在做夏宇闻老师书上115页的例子
代码如下:

`timescale 1 ns/ 1 ps
module seven_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
seven i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);


reg[8*128-1:0] test_string="test1.vec";

reg[7:0] vectors[0:18];
integer clk_period;
reg[4:0] i;
reg j=0;
//test_string<="test1.vec";

	

initial begin
	if($value$plusargs("filename=%s",test_string))
	begin
		
		
		$readmemh(test_string,vectors);
		for(i=0;i<16;i=i+1)
			$display("%h",vectors[i]);
	end
	else
		$display("Test name option not specified");
		
	if($value$plusargs("clk_t=%d",clk_period))
		begin
			j=1;
			clk=0;
			forever #(clk_period/2) clk=~clk;
			
	   end 
	else
		$display("Clock period option name not specified");
end

 initial begin
		  
		if(j==1)
			begin
			rst_n=0;
			#1000;
			rst_n=1;
			#5000;
			$stop;
			end
		end 

                                              
endmodule

仿真现象如下:

数据读取出来了,可是没有波形。
请问高手,如何解决?谢谢!

此帖出自FPGA/CPLD论坛
点赞 关注
个人签名为江山踏坏了乌骓马,为社稷拉断了宝雕弓。
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表