VERILOG HDL如何实现矩阵乘法

xrlabc

VERILOG HDL如何实现矩阵乘法 [复制链接]

我是FPGA初学者, 现在要实现一个矩阵相乘,即输入矩阵A, 输出矩阵B, 在FPGA中实现B=(另一矩阵)*A, 现在没有啥概念, 有谁能给个提示, 或者有个源码来参考更好, 谢谢啦~

流氓法拉利

帮顶了。

qinyi

首先你要想办法把两个矩阵存进存储单元（寄存器）
然后矩阵的乘法其实就是成加运算
为每一个矩阵元素，你都要做一次成加，放到一个新的单元中
看看FIR滤波器是怎么做的对你会有帮助。

DSZ

FPGA里面的基本乘法可以用芯片里面的乘法器模块。

矩阵乘法是一个三重循环，每一重循环可以用一个状态机来控制，三个状态机嵌套。每个状态机至少两个状态：初始状态，运算状态。需要根据一个内部计数器以及矩阵的行列大小参数来控制从运算状态到初始状态的迁移。

矩阵的数据可以放到芯片里面的存储块中（Xilinx器件中叫做BlockRAM）。而这些存储器的地址和前述两个状态机之间的计数器之间是有密切联系的。（你可以利用ISE或者Quartus将矩阵内容初始化到BlockRAM中）

randy06

矩阵的乘法是一个很常见的操作，
但数据的输入输出应该要定义清楚。

比如说数据是并入还是串入？ 并出还是串出？
那个“另一矩阵” 是常系数还是变系数？

初步认为这个矩阵乘法器 应该比FIR的时序和器件要稍微复杂些。

aofa

矩阵乘法器能实现p（1）=P（0）*A，P(t+1)=p(t)*A形式的迭代运算吗？其中P（t）是1*6矩阵。A是6*6矩阵。

sabergemini

学习学习

cindydai

可是使用专门的模块来实现

tranquil_fpga

正好需要