电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › EE_FPGA学习乐园 › FPGA Verilog 问题

阅 3256|回 5

Fred_1977

706 帖子	0 TA的资源

纯净的硅（高级）

楼主

发表于2022-8-2 17:26 只看该作者

FPGA Verilog 问题 [复制链接]

用自带的IP核生成时，有如下提示，没有搞清楚什么意思，求指点：

例化后的模块，

[Designutils 20-1274] Could not find cell 'inst' within module 'clk_wiz_v3_6_self'. （错误提示）

此帖出自EE_FPGA学习乐园论坛

最新回复

LilMonster00

这不是inst没有实体化吗详情回复发表于 2024-2-22 18:08

点赞关注

FPGA论坛 CPLD论坛 FPGA教程

吾妻思萌

4771 帖子	12 TA的资源

版主

沙发

发表于2022-8-2 19:11 来自手机只看该作者

一杯茶，一包烟一个bug改一天

此帖出自EE_FPGA学习乐园论坛

FPGA培训 FPGA设计 verilog教程

Fred_1977

706 帖子	0 TA的资源

纯净的硅（高级）

板凳

楼主| 发表于2022-8-3 09:11 只看该作者

这个问题困扰了我几天了，不知道什么原因，有点抓狂

此帖出自EE_FPGA学习乐园论坛

杭州康芯小马

33 帖子	0 TA的资源

一粒金砂（中级）

4楼

发表于2022-8-25 11:00 只看该作者

用的扫描版本的

此帖出自EE_FPGA学习乐园论坛

liguchu

6 帖子	0 TA的资源

一粒金砂（初级）

5楼

发表于2024-1-8 15:32 只看该作者

哎，这也困扰我很久了

此帖出自EE_FPGA学习乐园论坛

LilMonster00

26 帖子	0 TA的资源

一粒金砂（中级）

6楼

发表于2024-2-22 18:08 只看该作者

这不是inst没有实体化吗

此帖出自EE_FPGA学习乐园论坛

返回列表发新帖回复

活动更多>>

开源项目更多>>

随便看看

FPGA Verilog一个基础问题
27rs232_rx0<=rs232_rx;28rs232_rx1<=rs232_rx0;29rs232_rx2<=rs232_rx1;30rs232_rx3<=rs232_rx2;没看明白这几个语句所要实现的结果是怎样的。assignneg_rs232_rx=rs232_rx3&rs232_rx2&~rs232_rx1&~rs232_rx0
【求助】初学FPGA，有几个与verilog相关的问题请教各位高人：
10支持，在哪里能看到运行的结果？2.一个半加器的verilog文件如下`timescale1ns/100psmoduleabc(a,b,sum,c); inputa,b; outputsum,c; assign#2sum=a^b; assign#5c=a&b;endmodule输入a,b的波形是周期波形，反相，周期相同，按理说输出sum应该是一直高电平，但 ...
打开BOSS一看，推一大堆深圳的职位
今晚闲着无事，无意间打开BOSS直聘看了一下。明明选了广州的，但是BOSS推荐的广州职位基本上都很鸡肋，反而推送了不少深圳地区的职位过来。难道说广州的电子产业已经快要消亡了？还是说单纯只是年末了，所以招人的公司少。但是，不管怎么说，想要跳槽而且想找 ...
delphi 多格式图像显示
两位595驱动8位共阴极数码管的程序问题
在IPTV五大瓶颈中，您认为哪一项是制约IPTV发展的最关键因素？(欢迎讨论)
电力系统开发招聘（广州猎头）
简易音乐盒功能没有完全实现
恒流和限流的区别–程控电源技术和应用
请教一个LWIP问题