中高压 GaN 器件：纵向还是横向？

石榴姐

中高压 GaN 器件：纵向还是横向？ [复制链接]

垂直结构通常被认为有利于高电压、高功率器件，因为它便于电流扩散和热管理，并允许在不增大芯片尺寸的情况下实现高电压几乎所有商用的MV/HV Si和SiC功率器件都是基于垂直结构此外，与GaN-on-Si外延相比，GaN-on-GaN同质外延层具有更低的位错密度，(VON)是由GaN的大能带隙引起的。先进的sbd是非常可取的，因为它们结合了肖特基样正向特性(具有低VON)和pn样反向特性(峰值电场从表面移到半导体中)。这些先进的SBDs包括沟道MIS/MOS势垒肖特基(TMBS)二极管[图3(a)]，结势垒肖特基(JBS)二极管[图3(b)]，合并p-n/肖特基二极管(MPS)。这些二极管采用MIS堆栈或p-n结在低反向偏置时耗尽漂移区域的顶部，从而屏蔽肖特基接触顶部免受强电场的影响。JBS和MPS二极管具有相似的结构，只是与p-GaN的肖特基接触或欧姆接触不同。600-700 V的GaN TMBS二极管和JBS二极管，和2 kV的MPS二极管，与标准SBDs相比，泄漏电流至少低100倍。丰田合成报告了一种工业10-A, 750-V GaN TMBS二极管，在转换器应用中工作在200 °C以上

fig:垂直GaN整流器示意图(a) TMBS和(b) JBS整流器。

几种1.2 kv级的垂直GaN晶体管已经被演示，其BV高达2 kV21，电流高达100 a，以及一些工业设备，其中38-41接近商业化。电流孔径垂直电子晶体管(CA VET)39,42 - 44[图4(a)]依赖于2DEG通道，并利用埋藏的p-GaN区域限制在孔径内的电流以进行栅极控制。CA VET本质上是耗尽模式(d模式)，但沟道半极性网关39、42或p-GaN网关43可以启用增强模式(e模式)操作。GaN沟槽MOSFET10,45,46[图4(b)]与Si和SiC沟槽非常相似，依赖于反转型MOS沟槽。47-49是一种原位氧化物，GaN层间沟槽型MOSFET (OG-FET)的变体，它引入了一个再生的，薄的，无意掺杂的GaN层，将反转型MOS沟槽转换为蓄积型MOS沟槽，同时保持e模工作。在BV超过1.2 kV的情况下，GaN垂直平面功率MOSFET50也被证明与SiC对应的MOSFET50相似。

fig:垂直GaN (a) CA VET， (b)沟槽MOSFET， (c) Fin-MOSFET，和(d) Fin-JFET的示意图

垂直GaN FinFETs利用了数字FinFET概念，并采用亚微米鳍状通道提供卓越的栅极控制，以及e模操作和双向传导。与传统功率mosfet相比，小的翅片通道允许更高的通道密度。根据侧壁栅的不同，有两种功率finfet, Fin-MOSFET[图4(c)]和Fin-JFET[图4(d)]。在每个鳍片上，鳍片mosfet具有一个平行于两个侧壁堆积型MOS通道的块状鳍片通道，该器件只需要n型GaN.在fin - jfet中，鳍间区域充满了p-GaN，而p-n侧结的强耗尽使得n-GaN鳍具有高掺杂浓度，同时保持e模运行。1.2 kV垂直GaN fin - mosfets和Fin-JFETs与最先进的1.2 kV SiC MOSFETs相比，都显示了3-5倍的低比RON和优越的开关性能。工业GaN Fin-JFET首次证明了GaN晶体管的雪崩能力，其雪崩能量密度可与SiC mosfet相媲美

除了独立的GaN基板，垂直GaN器件也可以在低成本的国外基板上制造，例如硅、蓝宝石和工程基板(如QST)相关的研究可以追溯到使用准垂直结构的垂直GaN-on-Si二极管的首次演示图5(a)]。完全垂直的GaN-on-Si器件后来通过各种方法来处理绝缘的、有缺陷的过渡层，包括层转移图5(b)]，缓冲掺杂[图5(c)]，和深背面沟槽61[图5(d)]。目前的先进技术包括500-800 V垂直GaN-on-Si二极管和MOSFETs63以及1.4 kV垂直GaN-on-sapphire sbd .随着近年来厚氮化镓(>10 μm)外延在Si衬底和工程衬底上的广泛应用，

fig5:(a) 准垂直 GaN-on-Si 二极管和通过 (b) 层转移、(c) 缓冲掺杂和 (d) 选择性去除衬底和缓冲层的完全垂直二极管的示意图。

国外垂直GaN器件的研究还处于初级阶段，存在许多有待解决的问题。一个关键问题是在不同衬底上垂直GaN器件的成本和性能权衡。蓝宝石上的氮化镓和硅上的氮化镓与氮化镓上的氮化镓相比，可以以更高的位错密度为代价实现更低的外延成本例如，GaN上典型的位错密度在GaN、蓝宝石和Si上为103-106 cm2,1 07-108厘米2、108-109厘米2,分别。在GaN-on-Si中，较高的位错密度可诱导相对较小的正向特性退化，但在高偏置时可产生较高的关态漏电流。有趣的是，虽然垂直GaN-on-Si器件的BV通常是由阱介导过程控制的，据报道这种阱介导的BV在开关电路中保持雪崩的强度。陷阱对设备泄漏和击穿的影响，以及它们的影响与不同制造技术的相关性，以实现完全垂直GaN-on-Si和GaN-on-sapphire器件，需要进一步研究器件、材料和物理。此外，在国外衬底上的垂直GaN器件中，更高的漏电流对器件可靠性和鲁棒性的影响尚未被了解。注意，这一理解对于横向GaN-on- si功率和射频器件也很重要，因为它们在高漏偏置时的漏电流主要是垂直的，通过GaN缓冲层和过渡层。虽然所有的商用GaN-on- si器件都显示了优秀的可靠性认证数据，但似乎缺乏衬底选择(和GaN位错密度)对横向GaN器件可靠性和稳健性影响的基础和比较研究。另一方面，值得注意的是，商业GaN- On - si横向hemt的良好可靠性并不意味着国外衬底上的垂直GaN器件也具有同样的可靠性，因为这两种器件的主要载流子传输方向完全不同。

垂直结构无疑适合MV/HV器件，而最近出现的大直径多通道堆叠2DEG GaN晶圆为发展MV/HV GaN器件开辟了一条新的途径。2DEG迁移率高于块状GaN迁移率。与此同时，与单通道相比，堆叠的2DEG通道可以显著降低薄片电阻(RSH)和更高的电流(和功率)处理能力。在900 V和1.2 kV的BV下，研究了多通道AlGaN/GaN SBDs70和HEMTs71的三栅结构，即多2deg鳍片被MIS结构包裹在阳极/栅区。与单通道对应器件相比，这些多通道MV器件显示出明显较低的特定RON。

受垂直器件中p-n结的电场鲁棒性的启发，一种基于p-GaN的边缘终端[图6(a)]被提出用于多通道横向器件中的电场管理，在大直径、低成本的gan -on-蓝宝石晶圆上启用了高达5 kV的高压5通道SBDs。与传统的场板终端相比[图6(b)]， p-GaN终端没有介质/GaN界面，对几何设计不敏感，其制造与p-GaN HEMT铸造工艺兼容。此外，p-GaN终端允许井眼注入，因此具有更高的耐用性。1.65-3.35 kV p-GaN端部多通道AlGaN/GaN SBDs的RON vs BV性能优于1D单极SiC极限随后，提出了一种新型的结-鳍-阳极，将p-n结包裹在多2deg鳍上。6(c)和6(d)]，其中p-NiO用于形成p-n共形连接受益于这种3D结翅阳极提供的强耗尽，多千伏的5通道SBD的泄漏电流等于在几个电压偏置的单通道SBD

fig6:具有 (a) p-GaN 终端和 (b) 场板终端的多通道二极管示意图。图 3D (c) 侧视图示意图和 (d) 具有结-鳍-阳极的多通道 AlGaN/GaN SBD 的横截面图。(e) RESURF 多通道二极管和 (f) 结构中的电荷平衡示意图。

最近，首个10 kv级GaN器件在多通道AlGaN/GaN平台上进行了演示10kv SBD采用了一种新的e场管理设计，p-GaN减少表面场(surf)结构，位于多通道的顶部[图6(e)]。与p-GaN端部相比，p-GaN表面的surf层延伸到接近阴极的区域，其总受体电荷平衡多通道结构中的净施主电荷[图6(f)]。由于这种电荷平衡设计，阳极至阴极距离为123 μm的SBD的BV超过10 kV, RON为39 mΩ cm2(考虑接触转移/延伸长度，器件有源区域标准化)，比最先进的10 kV SiC JBS二极管的RON低2.5倍。作为第二章D部分的总结，最先进的GaN MV/HV器件以及用于比较的SiC器件的RON与BV权衡情况如图7所示。还包括垂直Si, SiC和GaN器件的1D单极极限(假设垂直GaN的迁移率为1000 cm2/ v)，以及单通道和多通道横向GaN器件的实际极限es72(假设多通道器件的片电阻R上115 Ω/sq，单通道器件的300 Ω/sq，以及平均阳极到阴极/栅极到极极电场为1 MV/cm)。如图7所示，最先进的GaN MV/高压器件的性能超过SiC极限，显示出垂直GaN器件和多通道横向GaN器件在MV和高压电源应用中的良好前景。同时需要注意的是，与SiC器件相比，需要进行切换测试来评估GaN器件的真实应用空间，而MV/HV GaN器件的切换测试还相对缺乏。展望未来，开发10-20 kV GaN器件的物理、材料和器件，特别是用于栅极应用的高压e模晶体管，以及MV/高压GaN器件的封装和电路应用，在物理、材料和器件方面存在许多研究机会。