3976|3

1

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

高频辐射超标的终极原因 [复制链接]

本帖最后由 boyk 于 2022-4-28 14:15 编辑

一、产品简介

某工控产品内部有电源、控制板、电源板三部分组成,辐射发射测试超标,测试标准为EN55032-Class B,具体产品和测试数据如下:

 

 

二、测试数据分析

测试数据中,1、2、3、5这几个超标点都是单支(窄带干扰),其频率间隔是125MHz,所以是板子上125MHz时钟的倍频引起的超标。超标的频率范围是500-900MHz,属于高频范围,而低频几乎没有噪声(125MHz,250MHz,375MHz并不超标,甚至没有噪声),为什么呢?

 

三、辐射超标的原因

125MHz的时钟很容易找到,因为一个产品里的时钟CLK是有限的,而且很多时候频率各不相同,这个工控产品里所有的125MHz的时钟如下图所示:

 

产品的CPU(RK3399)和PHY芯片(RTL8211E)之间有三个125MHz的时钟,到底是哪个引起的超标,或者三个都超标?

于是我用控制变量法逐个进行滤波,发现并没有什么改善,甚至把三个125MHz时钟走线从源头割断,噪声并没有降低,依旧超标。说明超标的噪声跟这三个125MHz时钟没有直接的关系。

后来我把PHY芯片的25MHz无源晶体去掉,噪声就彻底消失了。但这并不能说超标是25MHz晶体引起的,因为去掉晶体之后,PHY芯片也没办法正常工作了。不过这个措施基本可以确定噪声是PHY芯片出来的,所以需要认真分析PHY芯片以及其PCB布局。于是我下载了PHY芯片的规格书,分析其可能存在的问题。

 

从上图PHY芯片引脚分布图中可以看出来,35号引脚(CLKOUT引脚)是PHY芯片给CPU提供的125MHz的参考时钟,而34号引脚(LED2引脚)是连接到RJ45网口的指示灯。这两个引脚靠的很近,指示灯走线很可能耦合到125MHz的噪声从而辐射出去。 

 

 

上图黄色高亮部分是LED的走线,可以看到:1.125MHz时钟走线和LED走线有一小部分平衡走线,使得LED走线很容易耦合到125MHz的噪声;2.LED走线非常长,而且周围的地很不完整,这就使LED走线成为很好的单极子辐射天线。

 

四、整改

既然分析出了噪声源,也知道了辐射的天线,那处理起来就很简单了,在LED走线的源头对地并联1nF的电容,就会有很不错的效果(超标频率范围为500-900MHz,滤波电容选择100pF-1000pF都可以),以下是加电容前后对比数据。

 

 

五、思考

这个案例有一个特点,超标的是125MHz时钟的倍频,但是只有高频超标(500-900MHz),低频却没有噪声,为什么呢?

其实,LED线上的辐射是典型的单机子天线辐射模型(也是常说的共模辐射模型),辐射大小跟这些参数有关。


E:辐射发射强度

K:常数

I:噪声电流

L:天线长度

f:噪声频率

D:被测产品和测试天线的距离(EN55032辐射为3m或者10m)

从这个公式中可以看出,辐射大小跟噪声电流、天线长度、噪声频率成正比,而这个案例中LED的辐射,是这个模型的一个变形,具体如下:

 

这个案例中,时钟走线125MHz的噪声通过分布电容耦合到了LED走线上,这个电容只有几pF,所以对于低频来说,阻抗很大,对于高频来说,阻抗却很小,所以高频噪声(500-900MHz范围的倍频)更容易耦合到LED走线上,从而辐射出去。

在LED走线L不能缩短、频率f固定125MHz的情况下,只能考虑减小LED走线上的噪声电流I,减小这个电流的方法有两个:1.减小走线分布电容C,就需要把LED走线和125MHz的CLK线分开,增加走线间隔,或者走线中间包地隔离;2.在LED走线源头做滤波,电容或者磁珠都有比较好的效果。

大家有什么想法可以在评论区留言,一起探讨!

最新回复

在硬件设计上,尽量预留数字信号远端串接的22/33欧姆匹配电阻,在末端预留小的接地电容,时钟电路串接磁珠,都是减小辐射可能性的好办法,在电路上信号跳变不是越快越好,二是在满足跳变速率的要求下,尽量缓一点更好。为何超标频点会是工作频率的奇数次倍?因为数字电路工作时基本是方波,方波的FFT是基波及其奇数次谐波的叠加。为何更容易是高频谐波会超?因为电路中的寄生电感效应,小电感对高频信号更敏感,举个例子,很经典的,电容的阻抗-频率特性曲线,都是对号型的,到了高频时,电容都变成电感了......   详情 回复 发表于 2023-8-14 19:13
点赞 关注
 
 

回复
举报

706

帖子

0

TA的资源

纯净的硅(高级)

沙发
 

整机产品做EMC常见出现的问题,整改的通常做法是串磁珠,并电容. 一般都是主频的奇数倍频.

 
 
 

回复

1081

帖子

0

TA的资源

纯净的硅(高级)

板凳
 

非常好的经验分享,谢谢!

个人签名چوآن شـين
 
 
 

回复

9

帖子

0

TA的资源

一粒金砂(中级)

4
 

在硬件设计上,尽量预留数字信号远端串接的22/33欧姆匹配电阻,在末端预留小的接地电容,时钟电路串接磁珠,都是减小辐射可能性的好办法,在电路上信号跳变不是越快越好,二是在满足跳变速率的要求下,尽量缓一点更好。为何超标频点会是工作频率的奇数次倍?因为数字电路工作时基本是方波,方波的FFT是基波及其奇数次谐波的叠加。为何更容易是高频谐波会超?因为电路中的寄生电感效应,小电感对高频信号更敏感,举个例子,很经典的,电容的阻抗-频率特性曲线,都是对号型的,到了高频时,电容都变成电感了......

 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表