【新思科技IP资源】CDC验证：数十亿门级ASIC设计的最大挑战之一

arui1999

【新思科技IP资源】CDC验证：数十亿门级ASIC设计的最大挑战之一 [复制链接]

在多个第三方IP核、外部接口和低功耗设计驱动下，数十亿门级的专用集成电路（ASIC）已具备几十甚至数百个异步时钟域，而要解决跨时钟域（CDC）问题，RTL仿真和静态时序分析（STA）都不是最理想的解决方案。

 

对数字开发者而言，CDC问题主要源于以下四种常见的跨时钟域场景。

 

 

如果没有合适的时钟同步器，由异步时钟域之间的抖动引起的亚稳态可能会导致功能故障。此外，设计中还存在更复杂的路径和场景，例如多条同步后的路径经过组合逻辑汇聚在一起可能会由于同步器的不确定性而导致时序不匹配。此类缺陷通常无法在流片前解决，因此出错后可能会导致芯片设计返工，从而付出高昂的代价。

 

CDC验证是流片前的关键签核标准。那么要实现这一标准，ASIC开发团队将会面临哪些挑战呢？

 

阅读更多内容>>