ICE40LP1K CDONE管脚一直低

jplzl10000

ICE40LP1K CDONE管脚一直低 [复制链接]

如下代码，对 ICE40LP1K 进行复位操作，但是发现 CDONE管脚一直是低电平，不会被拉高。是不是还有其他初始化操作呢？

 

uint32_t fpga_reset()
{
    fpga_init_spi(8);

    gpio_bit_reset(FPGA_PWR_EN_PORT, FPGA_PWR_EN_PIN);        //CRESET_B=0
    gpioa_set_pin4();                                                                                    //SPI_SS_B=1
    delay_us(300);
    gpio_bit_set(FPGA_PWR_EN_PORT, FPGA_PWR_EN_PIN);        //CRESET_B=1
    delay_ms(50);
    if (!gpio_input_bit_get(FPGA_STATUS_PORT, FPGA_STATUS_PIN))    //CDONE=1
        return 0xBAD00004;

    return 0x900D0000;
}
 

hery

uint32_t fpga_reset() {     fpga_init_spi(8);      gpio_bit_reset(FPGA_PWR_EN_PORT, FPGA_PWR_EN_PIN);        //CRESET_B=0     gpioa_set_pin4();                                                                                    //SPI_SS_B=1     delay_us(300);     gpio_bit_set(FPGA_PWR_EN_PORT, FPGA_PWR_EN_PIN);        //CRESET_B=1     delay_ms(50);     if (!gpio_input_bit_get(FPGA_STATUS_PORT, FPGA_STATUS_PIN))    //CDONE=1         return 0xBAD00004;      return 0x900D0000; }