对于这样一个基于PLL的频率合成器电路来说,设计步骤大致如下:
1、确定VCO的频率范围。
按照题目的要求,频率范围大于90MHz~110MHz,可根据此频率范围选择振荡器芯片以及相应的变容二极管与电感。此参考电路选用MC1648的最高振荡频率高达225MHz,完全满足本题目要求。变容二极管在其控制电压为0~VDD之间变化时,容量变化应该大于2(fmax/fmin)2。电感应该根据变容二极管的容量以及振荡频率确定。
2、确定输入鉴相器的参考信号频率fr = fxtrl /R。
这个频率就是频率合成器的频率步进值。按照题目的要求,此值应该不大于100kHz,可以选择100kHz,或其他可整除的频率如50kHz、20kHz、10kHz等。然后根据选定的fr,选择合适的石英晶体频率fxtrl 以及分频系数R。
3、确定锁相环的自然频率ωn与阻尼因子ζ。这两个参数为锁相环的重要参数,确定它们的依据有如下几项:
a) 为了降低锁相环输出的相位抖动,要求锁相环的自然频率远低于输入鉴相器的参考信号频率,大致关系是
b) 阻尼因子ζ反映了锁相环的稳定程度。ζ越小锁相环的稳定性越差,但过大的ζ会导致锁相环的反应迟钝,通常在频率合成器电路中选取
ζ = 0.7~1.0
4、根据自然频率与阻尼因子计算环路滤波器元件参数。
上图参考电路中,锁相环电路的自然频率、阻尼系数与元件参数的关系如下:
其中鉴相-鉴频器PFD的增益:
VCO的增益
从VCO输出到PFD的分频系数 n=P·N
根据上述关系可计算环路滤波器元件参数值。
再次提醒,上述所有关系式都是基于前面的参考电路得到的。若选用不同的鉴相器输出端或不同的环路滤波器,前述表达式可能是不同的,具体情况可参见芯片数据手册以及本文末指出的参考文献第2章。
|