这样的波形用verilog如何产生？

曲奇coo

这样的波形用verilog如何产生？ [复制链接]

三角载波频率随机变化的    

littleshrimp

说一下我的想法，三角波最终要用DAC输出，生成一个指定范围的随机数，先用最低输出的CODE（比如0）加这个随机数到满量程（比如4095），然后再减到0，完成一个随机锯齿后再重复生成随机数和对应的CODE实现下一锯齿。
还有一种方法是从最低CODE（比如0）加到满量程（比如4095）使用固定值比如每次加1，生成随机数动态修改每个锯齿更新CODE的频率在DAC的最小建立时间内变化。

Jacktang

一般来说，通过fpga生成用户所需的信号，可以通过更改预先设定的波形实现。verilog直接输出频率的三角需要外围用DA或适当的模拟电路转为幅度即可

EOF

用递增和递减的加法器，正弦波发生器，还有比较器

罗玉文

用递增和递减生成三角波，递增递减的量设为一个伪随机数，这样递增递减的速度变化了，则三角波的频率页变化了，正弦波采用DDS生成就可以了