求助国外计算机原理教材的一个词

tyyuy

求助国外计算机原理教材的一个词 [复制链接]

要写一个报告关于INCREASING PROCESSOR PERFORMANCE BY IMPLEMENTING DEEPER PIPELINES
我拿不准Deeper pipelines指的是什么，因为我查阅的是中文的资料
是不是流水线的长度？
谢谢！

WRD0960

The pipeline is the sequence of steps instructions go through to be executed. Say for example, that the instruction is: add the numbers in registers 2 and 3 and put the result into register 1. So the first step of the pipeline might be to fetch the numbers out of registers 2 and 3 and store them. The next clock cycle, the arithmetic unit on the CPU would add these numbers and store the result. The next clock cycle, the result would be put into register 1.
基本意思能理解吧，就是通常说的几级pipeline。指令可以分解成几级流水线执行，一个周期可以执行多个操作。

狗尾草

应该理解为增加流水线的级数

xiaomi_1981

Arnold9009说得对

clnemo

同意~~~~~~

wy123wy123

流水线切割，把两级寄存器之间的组合逻辑延迟和布线延迟记做Td，处理器最高频率就是1/Td，把组合逻辑拆开，一级变成两级，Td就会减少，处理器就可以跑更高的频率，看P2~P4的Intel处理器就明白了，流水线越来越长，对应频率越来越高，其实结构上变化不是很大

krg07

引用 1 楼 jlctt 的回复:
The pipeline is the sequence of steps instructions go through to be executed. Say for example, that the instruction is: add the numbers in registers 2 and 3 and put the result into register 1. So the first step of the pipeline might be to fetch the numbers out of registers 2 and 3 and store them. The next clock cycle, the arithmetic unit on the CPU would add these numbers and store the result. The next clock cycle, the result would be put into register 1.
基本意思能理解吧，就是通常说的几级pipeline。指令可以分解成几级流水线执行，一个周期可以执行多个操作。

这个理解问题不大，但是一个周期能同时执行的操作是因为流水线设计决定的，和周期执行指令数和频率没有直接关系，重点在于组合逻辑延迟

雪白的猪

Pentium 4 是20级
有一个是32级的
一条指令分得越细那么流水线上同时处理的指令就越多，频率也就越高。

但是上课的时候又有讲到提前获取指令的问题，是不是说经过估测以后如果认为这个指令会执行，那么就直接进入流水线，而这时如果预测失误，就会损失很多个时钟周期的指令？

yinxun

一条流水线有级数之分，但一个CPU会不会有多条流水线？

xianzihua888

有可能有多条流水线,比如做分支预测可能也要以流水线方式

zhuwei883

明白了，谢谢大家！