国产FPGA高云GW1N-4系列开发板测评之——硬件篇1

打破传统

国产FPGA高云GW1N-4系列开发板测评之——硬件篇1 [复制链接]

 

作为一个硬件工程师对于FPGA系统，开发非常考验一个工程师对硬件资源的把控，所谓知己知彼百战百胜，要想充分挖掘一款FPGA的潜力，让其硬件资源发挥其最大的力量，一定要对其进行全方位的认识，总体上应遵循由硬到软，由内到外，自顶向下的方针，接下来的这篇我们先来对其硬件进行全方位的学习。

 

硬件篇之——整体概述：

 

DK_MINI_GW1N-LV4LQ144C6I5_V1.1开发板整体布局是相当合理的开发板，更我之前用过的米尔的zynq开发板比起来外设要丰富很多,开发板主要由FPGA、DC-DC电源、时钟、串行flash、JTAG接口、usb转串口芯片、USB接口、电源开关、复位按键、数码管、16个led、4个滑动开关、2*8pinGPIO插针、24pinGPIO插针、32pinGPIO插针等组成，接口比较丰富

 

硬件图系统框图如下：

 

 

 

 

 

 

硬件篇之——GW1N-4K-LQFP144：

  从活动页面底部下载了到原理图和用户手册，通过手册的相关链接我们可以访问高云的官网，可以看到高云是一家专业做国产FPGA的高科技公司，这家公司产品目前有三个系列，我们今天学习的这个芯片来着来着其小蜜蜂家族系列第一代产品，小蜜蜂家族的产品主打，低功耗，瞬时启动，低成本，非易失性，高安全性，封装类型丰富，使用方便灵活等特点。对于GW1N-4K-LQFP144从芯片编号可以看出，GW1N 表示其为小蜜蜂家族第一代产品，官网上产品列表下我们可以看到家族的其他成员。高云的FPGA产品是基于55nm制程的，便于比较我拿XILINX的spartan-6系列产品xc6slx4做对比45nm制程。

 

 

 可以看到相比于XILINX同等级产品GW1N-4K-LQFP144逻辑资源还是很不错的，高云GW1NS系列还内嵌ARM Cortex-M3，类似xilinx zynq系列可以看到国产FPGA确实在追赶国际巨头的征程中迈出了重要的一步。

 

下面是GW1N系列FPGA基本特点：

从DK_MINI_GW1N-LV4LQ144C6I5_V1.1用户手册可以看到GW1N-4K-LQFP144支持LV版本，及核电压支持1.2v,更低的核电压，就意味着更低的功耗。通过DK_MINI_GW1N-LV4LQ144C6I5_V1.1用户手册的链接我们来看看文档DS100(GW1N系列FPGA产品数据手册)文档表2-1也列出来GW1N系列FPGA的基本信息我们这块GW1N-4封装为LQFP144封装薄型QFP（Low-profile Quad Flat Package）1.4mm厚

 

下面我们来看看GW1N-4的架构:

可配置功能单元：

  可配置功能单元（CFU）和可配置逻辑单元（CLU）是构成高云FPGA的基本单元。

       可配置功能单元（CFU）/可配置逻辑单元（CLU）=4*(可配置逻辑块（CLS）+可配置布线单元(CRU))=4*（2*四输入查找表（LUT））+3（2*寄存器（REG）。

  CLU可配置为基本查找表、算数逻辑单元和只读存储器

  CFU可配置为基本查找表、算术逻辑单元、静态随机存储器、只读存储器

输入输出模块：

       IOB主要由I/O Buffer I/O逻辑以及相应的布线资源组成，每个IOB由两个I/O管脚组成，这两组管脚可以配置成一组差分信号或作为两组单端信号

 基于BANK的VCCO机制，支持LVCMOS、PCI、LVTTL、LVDS、SSTL、以及HSTL等多种电平标准，支持SDR以及DDR模式，每个BANK支持独立供电，有独立电源Vcco,以及独立的参考电压Vref,GW1N-4 的IO有4个BANK

GW1N系列FPGA产品分为LV和UV版本：

 LV版本支持1.2V Vcc供电，满足低功耗用户需求，Vcco可以根据需要可设置成1.2V，1.5V，1.8V，2.5V，3.3V  

 UV版本方便用户实现单一电源供电，内部集成了线性稳压器，内核电压支持1.8V，2.5V，3.3V

 GW1N-4支持真LVDS输出，但不支持内部100Ω输入差分匹配电阻，不支持LVDS输出的Bank支持内部100欧姆输入差分匹配电阻

I/O逻辑;

 I/O逻辑由延时模块、I/O寄存器、取样模块、等组成

延时块：  

 IODELAY包含在每个I/O里，总共提供128步延时，一步延时约为30ps

I/O寄存器：

 输入寄存器（INFF）,输出寄存器（OUTFF）和高阻控制寄存器(TCFF)

取样模块：

 IEM用于DDR模式，包含简单的解串器（DES）和串化器（SER）SERDES

I/O逻辑工作模式：

 可配置成 输出信号、输入信号、INOUT信号及三态输出信号

块静态随机存储器模块：  

 每个BSRAM容量18Kbits，可配置为单端口模式 Single Port，双端口模式 Dual Port，伪双端口模式 Semi Dual Port，只读存储器模式,时钟频率可达190Mhz

用户闪存资源：

 GW1N-4用户闪存资源为256Kbits,位宽32位，时钟40MHz

数字信息处理模块（DSP）:

    DSP资源对于做算法的项目非常总要，如实现FIR滤波器或FFT等都需要大量DSP。DSP模块占9个CFU的位置。每个DSP =2*宏单元=2*（2*前加法器+2*十八位乘法器+三输入算术逻辑单元）

时钟资源：

 GW1N系列FPGA提供了专用全局时钟(GCLK)、高速时钟（HCLK）、锁相环（PLL）等。

全局复位：

      包含一个全局复位，直接连接到器件内部逻辑

编程配置：

 支持SRAM编程和Flash编程，其中Flash编程支持片内和片外两种方式，还支持DUAL BOOT模式，可将配置数据备份到外部Flash中。接口除支持通用的JTAG模式外还支持高云半导体特有的GowinCONFIG配置模式

片内晶振;

 GW1N系列FPGA内嵌一颗可编程晶振，支持2.5MHz-125MHz时钟频率范围，精度±5%，编程过程为MSPI模式提供时钟源，配置为用户设计时钟源可通过设置参数得到所需时钟GW1N-4 器件的片内晶振输出时钟频率计算公式为:fout=210MHz/Param (Param 范围2-128的偶数).

电气特性：

 主要注意核电压范围，是设计当中得重视得部分，还有就是时序参数部分表4-24也很重要，工程设计最后对时序的约束往往是最费时间的工作了。

 以上就是对片上资源的学习了，下一篇开箱，然后再学习片外资源。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

littleshrimp

确实，高云还有很多值得玩的产品，咱们可以先拿这个板子练练手，我之前买了GW1NSR的板子，可惜还没玩的里边的硬核处理器就被 我改BANK电压改坏了。以后有机会还得试试。

打破传统

littleshrimp 发表于 2021-12-9 20:10 确实，高云还有很多值得玩的产品，咱们可以先拿这个板子练练手，我之前买了GW1NSR的板子，可惜还没玩的里边 ...

一般来讲，单纯某个bank电压有问题的话FPGA其他部分还可以用，FPGA都独立供电的，把坏掉的一路电源断开试试看有没有救，不过高云的UV版本好像是单电源供电你这个应该是LV版本吧？

nmg

这个照片太模糊了，是上传插入后变糊的吗

littleshrimp

打破传统 发表于 2021-12-10 09:38 一般来讲，单纯某个bank电压有问题的话FPGA其他部分还可以用，FPGA都独立供电的，把坏掉的一路电源断开试 ...

我用的是Tang nano 4k的板子，我是要把3.3v的电压改到2.5v，包括仿真器对应的BANK0和其它BANK供电是连在一起的，我改之前确过认板载仿真器在2.5v是可以工作的。改过以后正常工作过一段时间，后来不能仿真。我重新焊接了我改动过的DC-DC反馈电阻，又正常了一段时间，再后来不好用时我直接使用外部2.5V供电，又工作了一小会就彻底不好用了。现在我感觉FPGA可能没坏，问题可能出在板载仿真器上了。

 

打破传统

nmg 发表于 2021-12-10 09:44 这个照片太模糊了，是上传插入后变糊的吗

应该是，粘贴的不行啊，是不是得直接上传图片？

打破传统

nmg 发表于 2021-12-10 09:44 这个照片太模糊了，是上传插入后变糊的吗

重新上传了一个图片要好点，但好像都会变模糊

nmg

打破传统 发表于 2021-12-10 11:30 重新上传了一个图片要好点，但好像都会变模糊

freebsder

很详细，谢谢分享！