1M的采样率进行ADC转换

呜呼哀哉

1M的采样率进行ADC转换 [复制链接]

         各位坛友，最近有个糟心事，有一个信号波形是图片上那个样子。信号上升时间（10%-90%）小于1us，顶部大约有1us宽，周期为3HZ，幅度为100到300V。现在要求测量信号峰值。

做了一个峰值采样保持电路，用稳压电源调节输入信号，可以很好的保持峰值。测试这个信号时，进去峰值300V（示波器观察），显示结果都450V了，显示值是校准过的 。

        现在想改变下方案，直接用高速ADC进行采样，采样率到1M，这样基本上不会丢失峰值。这样的ADC该怎么选。

        另外，ADC的输出和后面控制显示的单片机是要求隔离的，如果以1M采样率采样，ADC是12位，是否意味着每次转换结果发送一次需要12*SCLK长时间？（SCLK为ADC转换频率）。换个说法是不是要求每个us获得一次数据，SPI通信的话就得12M？

        要实现这个需求，有没有其它办法？

 

littleshrimp

建议先看看你的峰值保持电路是不是有问题，如果使用1MSPS的ADC，如果ADC是行数据SPI的时钟是要大于等于采样率*位数，具体看使用什么ADC，有没有同步位等等。

呜呼哀哉

峰值保持电路原理上 觉得没问题，问题在于这个信号太快了，采用的峰值电路不适合。

有什么更好的峰值保持电路方案吗？

或者高速ADC采样方案？

littleshrimp

呜呼哀哉 发表于 2021-8-18 09:55 峰值保持电路原理上 觉得没问题，问题在于这个信号太快了，采用的峰值电路不适合。 有什么更好的峰值保 ...

网上搜索对应关键词有很多方案，你可以仿真一下看看

hqli126

信号上升时间（10%-90%）小于1us，顶部大约有1us宽，周期为3HZ，幅度为100到300V。是否峰值被平均了？

Gen_X

你的信号顶部只有1us，也即是你必须使用5倍以上的采样速度才能满足读到顶部的相对准确的数据，也就是你的采样速度应该时5M以上。

另外，一般上升为1US的电路，由于线路电感和分布电容的影响，会在信号顶部有“振铃”现象，也即是有一个幅度不小的震荡，这个振铃幅值被你测量到的话也会产生很大的测量误差。

鉴于以上2点，你这是个分析测试电路，不能作为测量用。

呜呼哀哉

hqli126 发表于 2021-8-21 12:00 信号上升时间（10%-90%）小于1us，顶部大约有1us宽，周期为3HZ，幅度为100到300V。是否峰值被平均了？

这个是带宽200M的示波器看到的波形，应该能显示实际。

 

呜呼哀哉

Gen_X 发表于 2021-8-22 10:41 你的信号顶部只有1us，也即是你必须使用5倍以上的采样速度才能满足读到顶部的相对准确的数据，也就是你的采 ...

预计不会很准确，现在改成单片机 的ADC直接进行ADC转换，先试试，峰值电路我本身也不相信能采的很准