此帖出自嵌入式系统论坛
最新回复
在采用BL5l对目标程式进行分组连接定位时,需求系统具有相应的硬件分组扩展逻辑。BL5l默认的分组方式是采用MCU的P1端口作硬件扩展地址线.采用l条Pl引脚时,分组数为2,采用6条P1引脚时,最多可分为64个代码组,剩余的Pl口线也可做其他用途。
硬件分组还可采用外部数据存储器XDATA空间地址单元来进行,和采用805l的Pl端口作为分组地址线不同的是,对于一个指定用于分组地址的XDATA端口字节中的剩余位,不能再用于其他目的。
在系统中,以Pl端口作硬件扩展地址线,使用了4条Pl引脚(P1.4~P1.7)。主控部分硬件基本原理图如图1所示。在这里,去除了外围控制接口(如串口)和其他CPU的互联等电路,主要突出怎么实现使用Pl端口作硬件扩展来增加程式空间和数据空间.笔者使用Flash29C040作为程式存储器,通过Pl扩展引脚和该芯片的高4位地址线相连,使用32 KB空间的62256作为外部数据存储器。由于程控交换机中有非常多参数和设置数据需要断电保存,所以使用了另一Flash29CO4O作为扩展的外部数据存储器。
参考: BL51: WRITING YOUR OWN CODE BANKING SYSTEM
http://www.keil.com/support/docs/1083.htm
详情
回复
发表于 2009-7-31 08:02
| ||
|
||
| |
|
|
此帖出自嵌入式系统论坛
| ||
|
||
此帖出自嵌入式系统论坛
| ||
|
||
此帖出自嵌入式系统论坛
| ||
|
||
此帖出自嵌入式系统论坛
| ||
|
||
EEWorld Datasheet 技术支持