登录注册
论坛
一粒金砂(中级)
77
0
硬件使用是CH423,3.3V电压,上拉4.7K,33pF电容滤波
I2C测试的时候发现在NACK有台阶,这种是什么原因引起的?
I2C测试波形.jpg (1.78 MB, 下载次数: 0)
下载附件 保存到相册
2021-4-7 09:18 上传
扫一扫,分享给好友
一粒金砂(初级)
5
1
波形在NACK阶段有台阶是正常的,
主控还处在输出拉低总线阶段,从片已释放总线,由外部上拉电阻进行上拉,从而出现半高电平,
当主控变为输入状态,电平由外部上拉电阻决定,为高电平,
这个是I2C总线在切换时候都会出现的情况
五彩晶圆(高级)
6802
看波形问题不是太大,通信是否正常
可以通过查看I2C总线数据来确认跟踪I2C设备来确定是否通信正常
Jacktang 发表于 2021-4-7 10:53 看波形问题不是太大,通信是否正常 可以通过查看I2C总线数据来确认跟踪I2C设备来确定是否通信正常
通信是正常的
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »